resetcmos.v

来自「cyclone II 208c8编写的 图像采集 显示程序。」· Verilog 代码 · 共 35 行

//模块名称
//模块功能：
//外部引脚信号
//内部信号
//版本号　1.0
//日期
//作者
//更改说明
module resetcmos(
//===============输出引脚定义================================
cmosreset,pwdn,//视频FIFO的信号
//=================输出内部信号定义==============================

//===============输入引脚定义================================
fpgaclk,
//=================输入内部信号定义==============================
cmosrstport
);
//===============输出定义================================
output cmosreset,pwdn;
//===============输入定义================================
input fpgaclk,cmosrstport;
//===============wire定义================================
wire cmosreset_reg;
//===============reg定义================================
//===============模块调用================================
reset_gen comsreset1(.clk(fpgaclk),.rst_in(cmosrstport),.rst_out(cmosreset_reg));
//==================assign部分=================================
assign pwdn = 1'b0;
assign cmosreset=~cmosreset_reg;
//==================always部分=================================
//功能


endmodule