📄 newboardconfig.pin
字号:
-- Copyright (C) 1991-2005 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- Bank 3: 3.3V
-- Bank 4: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
---------------------------------------------------------------------------------
Quartus II Version 5.1 Build 176 10/26/2005 SJ Full Version
CHIP "newboardconfig" ASSIGNED TO AN: EP2C8Q208C8
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 1 : input : LVTTL : : 1 : N
~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 2 : input : LVTTL : : 1 : N
dspre : 3 : input : LVTTL : : 1 : Y
dspreset : 4 : input : LVTTL : : 1 : Y
gpio6 : 5 : input : LVTTL : : 1 : Y
gpio1 : 6 : input : LVTTL : : 1 : Y
VCCIO1 : 7 : power : : 3.3V : 1 :
gpio2 : 8 : input : LVTTL : : 1 : Y
GND : 9 : gnd : : : :
int0 : 10 : input : LVTTL : : 1 : Y
int1 : 11 : input : LVTTL : : 1 : Y
int4 : 12 : input : LVTTL : : 1 : Y
gpio4 : 13 : input : LVTTL : : 1 : Y
gpio3 : 14 : input : LVTTL : : 1 : Y
fpgareset : 15 : input : LVTTL : : 1 : Y
TDO : 16 : output : : : 1 :
TMS : 17 : input : : : 1 :
TCK : 18 : input : : : 1 :
TDI : 19 : input : : : 1 :
DATA0 : 20 : input : : : 1 :
DCLK : 21 : : : : 1 :
nCE : 22 : : : : 1 :
GND+ : 23 : : : : 1 :
pclk : 24 : input : LVTTL : : 1 : Y
GND : 25 : gnd : : : :
nCONFIG : 26 : : : : 1 :
fpgaclk : 27 : input : LVTTL : : 1 : Y
href : 28 : input : LVTTL : : 1 : Y
VCCIO1 : 29 : power : : 3.3V : 1 :
fodd : 30 : input : LVTTL : : 1 : Y
vsyn : 31 : input : LVTTL : : 1 : Y
VCCINT : 32 : power : : 1.2V : :
pwdn : 33 : output : LVTTL : : 1 : Y
GND* : 34 : : : : 1 :
cmosreset : 35 : output : LVTTL : : 1 : Y
GND : 36 : gnd : : : :
GND* : 37 : : : : 1 :
GND : 38 : gnd : : : :
hsyn : 39 : input : LVTTL : : 1 : Y
y[0] : 40 : bidir : LVTTL : : 1 : Y
y[2] : 41 : bidir : LVTTL : : 1 : Y
VCCIO1 : 42 : power : : 3.3V : 1 :
y[1] : 43 : bidir : LVTTL : : 1 : Y
y[4] : 44 : bidir : LVTTL : : 1 : Y
y[3] : 45 : bidir : LVTTL : : 1 : Y
y[6] : 46 : bidir : LVTTL : : 1 : Y
y[5] : 47 : bidir : LVTTL : : 1 : Y
y[7] : 48 : bidir : LVTTL : : 1 : Y
GND : 49 : gnd : : : :
GNDD_PLL1 : 50 : gnd : : : :
VCCD_PLL1 : 51 : power : : 1.2V : :
GNDG_PLL1 : 52 : gnd : : : :
VCCA_PLL1 : 53 : power : : 1.2V : :
GNDA_PLL1 : 54 : gnd : : : :
GND : 55 : gnd : : : :
uv[0] : 56 : bidir : LVTTL : : 4 : Y
uv[2] : 57 : bidir : LVTTL : : 4 : Y
uv[1] : 58 : bidir : LVTTL : : 4 : Y
uv[4] : 59 : bidir : LVTTL : : 4 : Y
uv[3] : 60 : bidir : LVTTL : : 4 : Y
uv[6] : 61 : bidir : LVTTL : : 4 : Y
VCCIO4 : 62 : power : : 3.3V : 4 :
uv[5] : 63 : bidir : LVTTL : : 4 : Y
uv[7] : 64 : bidir : LVTTL : : 4 : Y
GND : 65 : gnd : : : :
VCCINT : 66 : power : : 1.2V : :
vga_clk : 67 : output : LVTTL : : 4 : Y
GND* : 68 : : : : 4 :
GND* : 69 : : : : 4 :
vga_hsyn : 70 : output : LVTTL : : 4 : Y
VCCIO4 : 71 : power : : 3.3V : 4 :
GND* : 72 : : : : 4 :
GND : 73 : gnd : : : :
GND* : 74 : : : : 4 :
GND* : 75 : : : : 4 :
GND* : 76 : : : : 4 :
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -