uart_top.tan.rpt

URAT异步通信接口的VHDL描述

; N/A                                     ; 385.06 MHz ( period = 2.597 ns )                    ; Intface:U1|MsrRDn2_r              ; Modem:U2|MSReg[3]                 ; MCLK       ; MCLK     ; None                        ; None                      ; 2.388 ns                ;
; N/A                                     ; 385.06 MHz ( period = 2.597 ns )                    ; Txmitt:U4|Tx_State.stop_2bit      ; Txmitt:U4|TxOutput                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.384 ns                ;
; N/A                                     ; 385.65 MHz ( period = 2.593 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RBR_r[1]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.380 ns                ;
; N/A                                     ; 385.65 MHz ( period = 2.593 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RBR_r[2]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.380 ns                ;
; N/A                                     ; 385.65 MHz ( period = 2.593 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RBR_r[3]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.380 ns                ;
; N/A                                     ; 385.65 MHz ( period = 2.593 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RBR_r[4]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.380 ns                ;
; N/A                                     ; 388.50 MHz ( period = 2.574 ns )                    ; Rxcver:U3|NumDataBitReceived_r[1] ; Rxcver:U3|Rx_State.parity         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.360 ns                ;
; N/A                                     ; 390.47 MHz ( period = 2.561 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TxCNT_r[0]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.347 ns                ;
; N/A                                     ; 390.47 MHz ( period = 2.561 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TxCNT_r[1]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.347 ns                ;
; N/A                                     ; 390.47 MHz ( period = 2.561 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TxCNT_r[2]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.347 ns                ;
; N/A                                     ; 390.63 MHz ( period = 2.560 ns )                    ; Rxcver:U3|ParityErr_r             ; Intface:U1|Int_State.idle         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.350 ns                ;
; N/A                                     ; 391.39 MHz ( period = 2.555 ns )                    ; Rxcver:U3|FrameErr_r              ; Intface:U1|Int_State.idle         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.345 ns                ;
; N/A                                     ; 394.32 MHz ( period = 2.536 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|Tx_State.start          ; MCLK       ; MCLK     ; None                        ; None                      ; 2.322 ns                ;
; N/A                                     ; 396.67 MHz ( period = 2.521 ns )                    ; Rxcver:U3|NumDataBitReceived_r[0] ; Rxcver:U3|Rx_State.parity         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.307 ns                ;
; N/A                                     ; 397.30 MHz ( period = 2.517 ns )                    ; Txmitt:U4|ThrEmpty                ; Txmitt:U4|Tx_State.shift          ; MCLK       ; MCLK     ; None                        ; None                      ; 2.301 ns                ;
; N/A                                     ; 402.25 MHz ( period = 2.486 ns )                    ; Intface:U1|IirRDn2_r              ; Intface:U1|Int_State.int2         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.278 ns                ;
; N/A                                     ; 404.86 MHz ( period = 2.470 ns )                    ; Rxcver:U3|RSR[1]                  ; Rxcver:U3|RBR_r[0]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.251 ns                ;
; N/A                                     ; 405.02 MHz ( period = 2.469 ns )                    ; Txmitt:U4|Tx_State.parity         ; Txmitt:U4|Tx_State.stop_1bit      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.255 ns                ;
; N/A                                     ; 407.00 MHz ( period = 2.457 ns )                    ; Rxcver:U3|RSR[1]                  ; Rxcver:U3|RBR_r[1]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.243 ns                ;
; N/A                                     ; 408.33 MHz ( period = 2.449 ns )                    ; Txmitt:U4|Tx_State.start          ; Txmitt:U4|Tx_State.shift          ; MCLK       ; MCLK     ; None                        ; None                      ; 2.231 ns                ;
; N/A                                     ; 409.33 MHz ( period = 2.443 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|Tx_State.stop_1bit      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.233 ns                ;
; N/A                                     ; 409.67 MHz ( period = 2.441 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|Tx_State.parity         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.231 ns                ;
; N/A                                     ; 410.51 MHz ( period = 2.436 ns )                    ; Intface:U1|Int_State.int0         ; Intface:U1|Int_State.int0         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.222 ns                ;
; N/A                                     ; 410.51 MHz ( period = 2.436 ns )                    ; Intface:U1|Int_State.int0         ; Intface:U1|Int_State.int1         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.222 ns                ;
; N/A                                     ; 411.18 MHz ( period = 2.432 ns )                    ; Rxcver:U3|RxClkEn                 ; Rxcver:U3|Rx_State.stop           ; MCLK       ; MCLK     ; None                        ; None                      ; 2.226 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; Rxcver:U3|RxClkEn                 ; Rxcver:U3|Rx_State.shift          ; MCLK       ; MCLK     ; None                        ; None                      ; 2.224 ns                ;
; N/A                                     ; 411.69 MHz ( period = 2.429 ns )                    ; Rxcver:U3|RxClkEn                 ; Rxcver:U3|Rx_State.parity         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 414.08 MHz ( period = 2.415 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TSR[0]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.206 ns                ;
; N/A                                     ; 414.08 MHz ( period = 2.415 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TSR[1]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.206 ns                ;
; N/A                                     ; 414.08 MHz ( period = 2.415 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TSR[2]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.206 ns                ;
; N/A                                     ; 414.08 MHz ( period = 2.415 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TSR[3]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.206 ns                ;
; N/A                                     ; 414.08 MHz ( period = 2.415 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TSR[4]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.206 ns                ;
; N/A                                     ; 414.08 MHz ( period = 2.415 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TSR[5]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.206 ns                ;
; N/A                                     ; 414.08 MHz ( period = 2.415 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TSR[6]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.206 ns                ;
; N/A                                     ; 414.94 MHz ( period = 2.410 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|Tx_State.stop_1bit      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.196 ns                ;
; N/A                                     ; 415.28 MHz ( period = 2.408 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|Tx_State.parity         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.194 ns                ;
; N/A                                     ; 417.36 MHz ( period = 2.396 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|Tx_State.stop_2bit      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.182 ns                ;
; N/A                                     ; 418.76 MHz ( period = 2.388 ns )                    ; Txmitt:U4|TxInShiftState1         ; Txmitt:U4|ThrEmpty                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.176 ns                ;
; N/A                                     ; 419.46 MHz ( period = 2.384 ns )                    ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|Tx_State.shift          ; MCLK       ; MCLK     ; None                        ; None                      ; 2.170 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Txmitt:U4|Tx_State.stop_halfbit   ; Txmitt:U4|TxOutput                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.163 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TxParity_r              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.158 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TSR[7]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.158 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Txmitt:U4|Tx_State.start          ; Txmitt:U4|TxParity_r              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.156 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Txmitt:U4|Tx_State.start          ; Txmitt:U4|TSR[7]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.156 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RBR_r[5]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.155 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RBR_r[6]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.155 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RBR_r[7]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.155 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Txmitt:U4|Tx_State.shift          ; Txmitt:U4|TxOutput                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.136 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Intface:U1|LsrRDn1_r              ; Intface:U1|Int_State.idle         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.129 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Intface:U1|MsrRDn2_r              ; Intface:U1|Int_State.idle         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.110 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RBR_r[0]                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.102 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|Rx_State.shift          ; Rxcver:U3|RSR[0]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.095 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|Rx_State.shift          ; Rxcver:U3|RSR[2]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.095 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|Rx_State.shift          ; Rxcver:U3|RSR[3]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.095 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|Rx_State.shift          ; Rxcver:U3|RSR[1]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.095 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|Rx_State.shift          ; Rxcver:U3|RSR[4]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.095 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|Rx_State.shift          ; Rxcver:U3|RSR[5]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.095 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; Rxcver:U3|Rx_State.shift          ; Rxcver:U3|RSR[6]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.095 ns                ;
; Timing analysis restricted to 200 rows. ; To cha