uart_top.tan.rpt

URAT异步通信接口的VHDL描述

; N/A                                     ; 346.62 MHz ( period = 2.885 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RSR[2]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.672 ns                ;
; N/A                                     ; 346.62 MHz ( period = 2.885 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RSR[3]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.672 ns                ;
; N/A                                     ; 346.62 MHz ( period = 2.885 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RSR[1]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.672 ns                ;
; N/A                                     ; 346.62 MHz ( period = 2.885 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RSR[4]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.672 ns                ;
; N/A                                     ; 346.62 MHz ( period = 2.885 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RSR[5]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.672 ns                ;
; N/A                                     ; 346.62 MHz ( period = 2.885 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RSR[6]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.672 ns                ;
; N/A                                     ; 346.62 MHz ( period = 2.885 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|RSR[7]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.672 ns                ;
; N/A                                     ; 346.86 MHz ( period = 2.883 ns )                    ; Intface:U1|Int_State.int1         ; Intface:U1|Int_State.int0         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 346.86 MHz ( period = 2.883 ns )                    ; Intface:U1|Int_State.int1         ; Intface:U1|Int_State.int1         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 349.77 MHz ( period = 2.859 ns )                    ; Rxcver:U3|Rx_State.parity         ; Rxcver:U3|RxPrtyErr               ; MCLK       ; MCLK     ; None                        ; None                      ; 2.647 ns                ;
; N/A                                     ; 350.63 MHz ( period = 2.852 ns )                    ; Rxcver:U3|BreakInt_r              ; Intface:U1|Int_State.idle         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 352.11 MHz ( period = 2.840 ns )                    ; Rxcver:U3|ParityErr_r             ; Intface:U1|Int_State.int2         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; 352.24 MHz ( period = 2.839 ns )                    ; Txmitt:U4|Tx_State.start          ; Txmitt:U4|TxCNT_r[0]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.621 ns                ;
; N/A                                     ; 352.24 MHz ( period = 2.839 ns )                    ; Txmitt:U4|Tx_State.start          ; Txmitt:U4|TxCNT_r[1]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.621 ns                ;
; N/A                                     ; 352.24 MHz ( period = 2.839 ns )                    ; Txmitt:U4|Tx_State.start          ; Txmitt:U4|TxCNT_r[2]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.621 ns                ;
; N/A                                     ; 352.73 MHz ( period = 2.835 ns )                    ; Rxcver:U3|FrameErr_r              ; Intface:U1|Int_State.int2         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.630 ns                ;
; N/A                                     ; 353.11 MHz ( period = 2.832 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TxCNT_r[0]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.614 ns                ;
; N/A                                     ; 353.11 MHz ( period = 2.832 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TxCNT_r[1]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.614 ns                ;
; N/A                                     ; 353.11 MHz ( period = 2.832 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TxCNT_r[2]              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.614 ns                ;
; N/A                                     ; 356.25 MHz ( period = 2.807 ns )                    ; Rxcver:U3|NumDataBitReceived_r[1] ; Rxcver:U3|Rx_State.stop           ; MCLK       ; MCLK     ; None                        ; None                      ; 2.595 ns                ;
; N/A                                     ; 356.38 MHz ( period = 2.806 ns )                    ; Txmitt:U4|TxCNT_r[1]              ; Txmitt:U4|Tx_State.stop_1bit      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.596 ns                ;
; N/A                                     ; 356.38 MHz ( period = 2.806 ns )                    ; Intface:U1|IirRDn1_r              ; Intface:U1|Int_State.int2         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.597 ns                ;
; N/A                                     ; 356.51 MHz ( period = 2.805 ns )                    ; Rxcver:U3|NumDataBitReceived_r[1] ; Rxcver:U3|Rx_State.shift          ; MCLK       ; MCLK     ; None                        ; None                      ; 2.593 ns                ;
; N/A                                     ; 356.63 MHz ( period = 2.804 ns )                    ; Txmitt:U4|TxCNT_r[1]              ; Txmitt:U4|Tx_State.parity         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.594 ns                ;
; N/A                                     ; 359.58 MHz ( period = 2.781 ns )                    ; Intface:U1|Int_State.idle         ; Intface:U1|Int_State.int0         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.567 ns                ;
; N/A                                     ; 359.58 MHz ( period = 2.781 ns )                    ; Intface:U1|Int_State.idle         ; Intface:U1|Int_State.int1         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.567 ns                ;
; N/A                                     ; 360.10 MHz ( period = 2.777 ns )                    ; Intface:U1|Int_State.idle         ; Intface:U1|Int_State.int2         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.568 ns                ;
; N/A                                     ; 362.58 MHz ( period = 2.758 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|NumDataBitReceived_r[2] ; MCLK       ; MCLK     ; None                        ; None                      ; 2.550 ns                ;
; N/A                                     ; 362.58 MHz ( period = 2.758 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|NumDataBitReceived_r[3] ; MCLK       ; MCLK     ; None                        ; None                      ; 2.550 ns                ;
; N/A                                     ; 362.58 MHz ( period = 2.758 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|NumDataBitReceived_r[1] ; MCLK       ; MCLK     ; None                        ; None                      ; 2.550 ns                ;
; N/A                                     ; 362.58 MHz ( period = 2.758 ns )                    ; Rxcver:U3|RxIdle_r                ; Rxcver:U3|NumDataBitReceived_r[0] ; MCLK       ; MCLK     ; None                        ; None                      ; 2.550 ns                ;
; N/A                                     ; 363.11 MHz ( period = 2.754 ns )                    ; Rxcver:U3|NumDataBitReceived_r[0] ; Rxcver:U3|Rx_State.stop           ; MCLK       ; MCLK     ; None                        ; None                      ; 2.542 ns                ;
; N/A                                     ; 363.37 MHz ( period = 2.752 ns )                    ; Rxcver:U3|NumDataBitReceived_r[0] ; Rxcver:U3|Rx_State.shift          ; MCLK       ; MCLK     ; None                        ; None                      ; 2.540 ns                ;
; N/A                                     ; 365.36 MHz ( period = 2.737 ns )                    ; Rxcver:U3|OverrunErr_r            ; Intface:U1|Int_State.int3         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.527 ns                ;
; N/A                                     ; 369.41 MHz ( period = 2.707 ns )                    ; Txmitt:U4|ThrEmpty                ; Txmitt:U4|TxParity_r              ; MCLK       ; MCLK     ; None                        ; None                      ; 2.498 ns                ;
; N/A                                     ; 369.41 MHz ( period = 2.707 ns )                    ; Txmitt:U4|ThrEmpty                ; Txmitt:U4|TSR[7]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.498 ns                ;
; N/A                                     ; 371.20 MHz ( period = 2.694 ns )                    ; Txmitt:U4|Tx_State.parity         ; Txmitt:U4|TxOutput                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.481 ns                ;
; N/A                                     ; 371.47 MHz ( period = 2.692 ns )                    ; Txmitt:U4|TxClkEnB                ; Txmitt:U4|TxOutput                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.479 ns                ;
; N/A                                     ; 374.53 MHz ( period = 2.670 ns )                    ; Intface:U1|Int_State.int2         ; Intface:U1|Int_State.int2         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.456 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; Rxcver:U3|Rx_State.idle           ; Rxcver:U3|RSR[0]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; Rxcver:U3|Rx_State.idle           ; Rxcver:U3|RSR[2]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; Rxcver:U3|Rx_State.idle           ; Rxcver:U3|RSR[3]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; Rxcver:U3|Rx_State.idle           ; Rxcver:U3|RSR[1]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; Rxcver:U3|Rx_State.idle           ; Rxcver:U3|RSR[4]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; Rxcver:U3|Rx_State.idle           ; Rxcver:U3|RSR[5]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; Rxcver:U3|Rx_State.idle           ; Rxcver:U3|RSR[6]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 376.93 MHz ( period = 2.653 ns )                    ; Rxcver:U3|Rx_State.idle           ; Rxcver:U3|RSR[7]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 377.50 MHz ( period = 2.649 ns )                    ; Rxcver:U3|ParityErr_r             ; Intface:U1|Int_State.int3         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.439 ns                ;
; N/A                                     ; 377.64 MHz ( period = 2.648 ns )                    ; Rxcver:U3|OverrunErr_r            ; Intface:U1|Int_State.idle         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.438 ns                ;
; N/A                                     ; 378.21 MHz ( period = 2.644 ns )                    ; Rxcver:U3|FrameErr_r              ; Intface:U1|Int_State.int3         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.434 ns                ;
; N/A                                     ; 380.66 MHz ( period = 2.627 ns )                    ; Txmitt:U4|TxInShiftState1         ; Txmitt:U4|TsrEmpty                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; 381.10 MHz ( period = 2.624 ns )                    ; Txmitt:U4|TxOutput                ; Txmitt:U4|TxOutput                ; MCLK       ; MCLK     ; None                        ; None                      ; 2.410 ns                ;
; N/A                                     ; 382.70 MHz ( period = 2.613 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TSR[0]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; 382.70 MHz ( period = 2.613 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TSR[1]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; 382.70 MHz ( period = 2.613 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TSR[2]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; 382.70 MHz ( period = 2.613 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TSR[3]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; 382.70 MHz ( period = 2.613 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TSR[4]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; 382.70 MHz ( period = 2.613 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TSR[5]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; 382.70 MHz ( period = 2.613 ns )                    ; Txmitt:U4|TxClkEnA                ; Txmitt:U4|TSR[6]                  ; MCLK       ; MCLK     ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; 384.32 MHz ( period = 2.602 ns )                    ; Txmitt:U4|ThrEmpty                ; Txmitt:U4|Tx_State.start          ; MCLK       ; MCLK     ; None                        ; None                      ; 2.390 ns                ;