clk_divider.hier_info

clock_spliter 採用彈性設計 , 可調整週期寬度.

|clk_divider
clk => cnt[3].CLK
clk => cnt[2].CLK
clk => cnt[1].CLK
clk => cnt[0].CLK
clk => clk_out~reg0.CLK
enable => process0~0.IN0
clk_out <= clk_out~reg0.DB_MAX_OUTPUT_PORT_TYPE