adder8.tan.rpt

来自「很多vhdl例程代码」· RPT 代码 · 共 313 行 · 第 1/5 页

; Number of paths to report                             ; 200                ;      ;           ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;           ;             ;
; Use Fast Timing Models                                ; Off                ;      ;           ;             ;
; Report IO Paths Separately                            ; Off                ;      ;           ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;           ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;           ;             ;
; Cut off read during write signal paths                ; On                 ;      ;           ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;           ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;           ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;           ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;           ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;           ;             ;
; Enable Clock Latency                                  ; Off                ;      ;           ;             ;
; Clock Settings                                        ; clock 48M          ;      ; clock_48M ;             ;
+-------------------------------------------------------+--------------------+------+-----------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock_48M       ; clock_48M          ; User Pin ; 50.0 MHz         ; 0.000 ns      ; 0.000 ns     ; NONE     ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock_48M'                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+---------------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                    ; To                        ; From Clock ; To Clock  ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+---------------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; 13.177 ns                               ; 146.56 MHz ( period = 6.823 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[6]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.562 ns                ;
; 13.177 ns                               ; 146.56 MHz ( period = 6.823 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[5]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.562 ns                ;
; 13.177 ns                               ; 146.56 MHz ( period = 6.823 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[2]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.562 ns                ;
; 13.177 ns                               ; 146.56 MHz ( period = 6.823 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[4]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.562 ns                ;
; 13.177 ns                               ; 146.56 MHz ( period = 6.823 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[7]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.562 ns                ;
; 13.177 ns                               ; 146.56 MHz ( period = 6.823 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[3]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.562 ns                ;
; 13.177 ns                               ; 146.56 MHz ( period = 6.823 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[1]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.562 ns                ;
; 13.177 ns                               ; 146.56 MHz ( period = 6.823 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[0]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.562 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[16]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[10]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[13]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[11]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[14]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[12]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[15]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[9]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.305 ns                               ; 149.37 MHz ( period = 6.695 ns )                    ; key_led:inst1|count[9]  ; key_led:inst1|count[8]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.434 ns                ;
; 13.496 ns                               ; 153.75 MHz ( period = 6.504 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[6]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.243 ns                ;
; 13.496 ns                               ; 153.75 MHz ( period = 6.504 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[5]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.243 ns                ;
; 13.496 ns                               ; 153.75 MHz ( period = 6.504 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[2]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.243 ns                ;
; 13.496 ns                               ; 153.75 MHz ( period = 6.504 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[4]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.243 ns                ;
; 13.496 ns                               ; 153.75 MHz ( period = 6.504 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[7]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.243 ns                ;
; 13.496 ns                               ; 153.75 MHz ( period = 6.504 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[3]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.243 ns                ;
; 13.496 ns                               ; 153.75 MHz ( period = 6.504 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[1]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.243 ns                ;
; 13.496 ns                               ; 153.75 MHz ( period = 6.504 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[0]    ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.243 ns                ;
; 13.624 ns                               ; 156.84 MHz ( period = 6.376 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[16]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.115 ns                ;
; 13.624 ns                               ; 156.84 MHz ( period = 6.376 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[10]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.115 ns                ;
; 13.624 ns                               ; 156.84 MHz ( period = 6.376 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[13]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.115 ns                ;
; 13.624 ns                               ; 156.84 MHz ( period = 6.376 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[11]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.115 ns                ;
; 13.624 ns                               ; 156.84 MHz ( period = 6.376 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[14]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.115 ns                ;
; 13.624 ns                               ; 156.84 MHz ( period = 6.376 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[12]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.115 ns                ;
; 13.624 ns                               ; 156.84 MHz ( period = 6.376 ns )                    ; key_led:inst1|count[8]  ; key_led:inst1|count[15]   ; clock_48M  ; clock_48M ; 20.000 ns                   ; 19.739 ns                 ; 6.115 ns                ;