sled.fit.rpt

很多vhdl例程代码

;          |cntr_cs6:auto_generated|        ; 4 (4)       ; 4            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |sled|counter:inst2|lpm_counter:lpm_counter_component|cntr_cs6:auto_generated ;
;    |decl7s:inst|                          ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |sled|decl7s:inst                                                             ;
;    |int_div:inst1|                        ; 59 (59)     ; 28           ; 0           ; 0    ; 0            ; 31 (31)      ; 6 (6)             ; 22 (22)          ; 26 (26)         ; |sled|int_div:inst1                                                           ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------+
; Delay Chain Summary                                                             ;
+--------+----------+---------------+---------------+-----------------------+-----+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------+----------+---------------+---------------+-----------------------+-----+
; clock  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; dig[7] ; Output   ; --            ; --            ; --                    ; --  ;
; dig[6] ; Output   ; --            ; --            ; --                    ; --  ;
; dig[5] ; Output   ; --            ; --            ; --                    ; --  ;
; dig[4] ; Output   ; --            ; --            ; --                    ; --  ;
; dig[3] ; Output   ; --            ; --            ; --                    ; --  ;
; dig[2] ; Output   ; --            ; --            ; --                    ; --  ;
; dig[1] ; Output   ; --            ; --            ; --                    ; --  ;
; dig[0] ; Output   ; --            ; --            ; --                    ; --  ;
; seg[7] ; Output   ; --            ; --            ; --                    ; --  ;
; seg[6] ; Output   ; --            ; --            ; --                    ; --  ;
; seg[5] ; Output   ; --            ; --            ; --                    ; --  ;
; seg[4] ; Output   ; --            ; --            ; --                    ; --  ;
; seg[3] ; Output   ; --            ; --            ; --                    ; --  ;
; seg[2] ; Output   ; --            ; --            ; --                    ; --  ;
; seg[1] ; Output   ; --            ; --            ; --                    ; --  ;
; seg[0] ; Output   ; --            ; --            ; --                    ; --  ;
+--------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clock               ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                        ;
+----------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                       ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; clock                      ; PIN_28        ; 28      ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; int_div:inst1|ClockOut     ; LC_X8_Y10_N5  ; 4       ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; int_div:inst1|reduce_nor~0 ; LC_X10_Y12_N4 ; 11      ; Clock enable ; no     ; --                   ; --               ;
; int_div:inst1|reduce_nor~1 ; LC_X10_Y13_N2 ; 1       ; Clock enable ; no     ; --                   ; --               ;
+----------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                               ;
+------------------------+--------------+---------+----------------------+------------------+
; Name                   ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------+--------------+---------+----------------------+------------------+
; clock                  ; PIN_28       ; 28      ; Global clock         ; GCLK2            ;
; int_div:inst1|ClockOut ; LC_X8_Y10_N5 ; 4       ; Global clock         ; GCLK3            ;
+------------------------+--------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                             ;
+-----------------------------------------------------------------------------------+---------+
; Name                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------+---------+
; int_div:inst1|reduce_nor~0                                                        ; 11      ;
; counter:inst2|lpm_counter:lpm_counter_component|cntr_cs6:auto_generated|safe_q[3] ; 8       ;
; counter:inst2|lpm_counter:lpm_counter_component|cntr_cs6:auto_generated|safe_q[2] ; 8       ;
; counter:inst2|lpm_counter:lpm_counter_component|cntr_cs6:auto_generated|safe_q[1] ; 8       ;
; counter:inst2|lpm_counter:lpm_counter_component|cntr_cs6:auto_generated|safe_q[0] ; 8       ;
; int_div:inst1|add~468                                                             ; 5       ;
; int_div:inst1|add~443                                                             ; 5       ;
; int_div:inst1|add~418                                                             ; 5       ;
; int_div:inst1|add~413                                                             ; 5       ;
; int_div:inst1|add~488                                                             ; 3       ;
; int_div:inst1|Counter[25]                                                         ; 3       ;
; int_div:inst1|Counter[2]                                                          ; 3       ;
; int_div:inst1|Counter[3]                                                          ; 3       ;
; int_div:inst1|Counter[6]                                                          ; 3       ;
; int_div:inst1|Counter[10]                                                         ; 3       ;
; int_div:inst1|Counter[11]                                                         ; 3       ;
; int_div:inst1|Counter[14]                                                         ; 3       ;
; int_div:inst1|Counter[20]                                                         ; 3       ;
; int_div:inst1|Counter[23]                                                         ; 3       ;
; int_div:inst1|Counter[4]                                                          ; 2       ;
; int_div:inst1|Counter[7]                                                          ; 2       ;
; int_div:inst1|Counter[12]                                                         ; 2       ;
; int_div:inst1|Counter[21]                                                         ; 2       ;
; int_div:inst1|reduce_nor~325                                                      ; 2       ;
; int_div:inst1|Counter[15]                                                         ; 2       ;
; int_div:inst1|Counter[13]                                                         ; 2       ;
; int_div:inst1|Counter[18]                                                         ; 2       ;
; int_div:inst1|Counter[19]                                                         ; 2       ;
; int_div:inst1|Counter[22]                                                         ; 2       ;
; int_div:inst1|Counter[1]                                                          ; 2       ;
; int_div:inst1|Counter[0]                                                          ; 2       ;
; int_div:inst1|Counter[5]                                                          ; 2       ;
; int_div:inst1|Counter[8]                                                          ; 2       ;
; int_div:inst1|Counter[17]                                                         ; 2       ;
; int_div:inst1|Counter[24]                                                         ; 2       ;
; int_div:inst1|Temp2                                                               ; 2       ;
; int_div:inst1|Temp1                                                               ; 2       ;
; int_div:inst1|add~518COUT1_534                                                    ; 1       ;
; int_div:inst1|add~518                                                             ; 1       ;
; int_div:inst1|add~516                                                             ; 1       ;
; int_div:inst1|add~513COUT1_529                                                    ; 1       ;
; int_div:inst1|add~513                                                             ; 1       ;
; int_div:inst1|add~511                                                             ; 1       ;
; int_div:inst1|add~508COUT1_532                                                    ; 1       ;
; int_div:inst1|add~508                                                             ; 1       ;
; int_div:inst1|add~506                                                             ; 1       ;
; int_div:inst1|add~503COUT1_535                                                    ; 1       ;
; int_div:inst1|add~503                                                             ; 1       ;
; int_div:inst1|add~501                                                             ; 1       ;
; int_div:inst1|add~498COUT1_536                                                    ; 1       ;
+-----------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-------------------