dled.fit.rpt

来自「很多vhdl例程代码」· RPT 代码 · 共 685 行 · 第 1/5 页

; int_div:inst|ClockOut       ; LC_X11_Y12_N5 ; 13      ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; int_div:inst|reduce_nor~203 ; LC_X11_Y11_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; int_div:inst|reduce_nor~207 ; LC_X11_Y12_N9 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; scan_led:inst1|Mux~261      ; LC_X27_Y12_N7 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; scan_led:inst1|disp_dat[0]  ; LC_X26_Y12_N3 ; 20      ; Clock enable ; no     ; --                   ; --               ;
+-----------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                               ;
+-----------------------+---------------+---------+----------------------+------------------+
; Name                  ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------+---------------+---------+----------------------+------------------+
; clock_48M             ; PIN_28        ; 18      ; Global clock         ; GCLK2            ;
; int_div:inst|ClockOut ; LC_X11_Y12_N5 ; 13      ; Global clock         ; GCLK3            ;
+-----------------------+---------------+---------+----------------------+------------------+


+-----------------------------------------+
; Non-Global High Fan-Out Signals         ;
+-------------------------------+---------+
; Name                          ; Fan-Out ;
+-------------------------------+---------+
; scan_led:inst1|disp_dat[0]    ; 20      ;
; scan_led:inst1|count[1]       ; 12      ;
; scan_led:inst1|count[2]       ; 10      ;
; int_div:inst|reduce_nor~203   ; 8       ;
; scan_led:inst1|disp_dat[3]    ; 8       ;
; scan_led:inst1|disp_dat[2]    ; 7       ;
; scan_led:inst1|disp_dat[1]    ; 7       ;
; int_div:inst|add~283          ; 5       ;
; int_div:inst|add~263          ; 5       ;
; int_div:inst|add~303          ; 3       ;
; int_div:inst|Counter[15]      ; 3       ;
; int_div:inst|Counter[0]       ; 3       ;
; int_div:inst|Counter[3]       ; 3       ;
; int_div:inst|Counter[7]       ; 3       ;
; int_div:inst|Counter[9]       ; 3       ;
; int_div:inst|Counter[13]      ; 3       ;
; int_div:inst|Counter[1]       ; 2       ;
; int_div:inst|Counter[4]       ; 2       ;
; int_div:inst|Counter[10]      ; 2       ;
; int_div:inst|reduce_nor~202   ; 2       ;
; int_div:inst|Counter[8]       ; 2       ;
; int_div:inst|Counter[11]      ; 2       ;
; int_div:inst|Counter[12]      ; 2       ;
; int_div:inst|Counter[2]       ; 2       ;
; int_div:inst|Counter[5]       ; 2       ;
; int_div:inst|Counter[14]      ; 2       ;
; int_div:inst|Temp2            ; 2       ;
; int_div:inst|Temp1            ; 2       ;
; int_div:inst|add~318COUT1_327 ; 1       ;
; int_div:inst|add~318          ; 1       ;
; int_div:inst|add~316          ; 1       ;
; int_div:inst|add~313COUT1_328 ; 1       ;
; int_div:inst|add~313          ; 1       ;
; int_div:inst|add~311          ; 1       ;
; int_div:inst|add~308COUT1_331 ; 1       ;
; int_div:inst|add~308          ; 1       ;
; int_div:inst|add~306          ; 1       ;
; int_div:inst|add~301          ; 1       ;
; int_div:inst|add~296          ; 1       ;
; int_div:inst|add~293COUT1_322 ; 1       ;
; int_div:inst|add~293          ; 1       ;
; int_div:inst|add~291          ; 1       ;
; int_div:inst|add~288COUT1_323 ; 1       ;
; int_div:inst|add~288          ; 1       ;
; int_div:inst|add~286          ; 1       ;
; int_div:inst|add~281          ; 1       ;
; int_div:inst|add~278COUT1_324 ; 1       ;
; int_div:inst|add~278          ; 1       ;
; int_div:inst|add~276          ; 1       ;
; int_div:inst|add~273COUT1_325 ; 1       ;
+-------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 52 / 16,320 ( < 1 % ) ;
; Direct links               ; 22 / 21,944 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 4 / 240 ( 1 % )       ;
; LUT chains                 ; 0 / 5,382 ( 0 % )     ;
; Local interconnects        ; 69 / 21,944 ( < 1 % ) ;
; M4K buffers                ; 0 / 720 ( 0 % )       ;
; R4s                        ; 34 / 14,640 ( < 1 % ) ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 7.25) ; Number of LABs  (Total = 8) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 2                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 1                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 5                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.13) ; Number of LABs  (Total = 8) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 8                           ;
; 1 Clock enable                     ; 1                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 8.13) ; Number of LABs  (Total = 8) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 2                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 1                           ;
; 10                                          ; 4                           ;
; 11                                          ; 0