📄 vgal.sim.rpt
字号:
; |VGAL|CLK ; |VGAL|CLK~corein ; combout ;
+-----------------+--------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------+
; Missing 1-Value Coverage ;
+---------------------+---------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+---------------------+---------------------+------------------+
; |VGAL|Add3~132 ; |VGAL|Add3~132 ; combout ;
; |VGAL|Add3~134 ; |VGAL|Add3~134 ; combout ;
; |VGAL|Add3~134 ; |VGAL|Add3~135 ; cout0 ;
; |VGAL|Add3~134 ; |VGAL|Add3~135COUT1 ; cout1 ;
; |VGAL|Add3~136 ; |VGAL|Add3~136 ; combout ;
; |VGAL|Add3~136 ; |VGAL|Add3~137 ; cout0 ;
; |VGAL|Add3~136 ; |VGAL|Add3~137COUT1 ; cout1 ;
; |VGAL|Add3~138 ; |VGAL|Add3~138 ; combout ;
; |VGAL|Add3~138 ; |VGAL|Add3~139 ; cout0 ;
; |VGAL|Add3~138 ; |VGAL|Add3~139COUT1 ; cout1 ;
; |VGAL|Add3~140 ; |VGAL|Add3~140 ; combout ;
; |VGAL|Add3~140 ; |VGAL|Add3~141 ; cout ;
; |VGAL|Add3~142 ; |VGAL|Add3~142 ; combout ;
; |VGAL|Add3~142 ; |VGAL|Add3~143 ; cout0 ;
; |VGAL|Add3~142 ; |VGAL|Add3~143COUT1 ; cout1 ;
; |VGAL|Add3~144 ; |VGAL|Add3~144 ; combout ;
; |VGAL|Add3~144 ; |VGAL|Add3~145 ; cout0 ;
; |VGAL|Add3~144 ; |VGAL|Add3~145COUT1 ; cout1 ;
; |VGAL|Add3~146 ; |VGAL|Add3~146 ; combout ;
; |VGAL|Add3~148 ; |VGAL|Add3~149 ; cout0 ;
; |VGAL|Add3~148 ; |VGAL|Add3~149COUT1 ; cout1 ;
; |VGAL|LL[8] ; |VGAL|LL[8] ; regout ;
; |VGAL|LL[7] ; |VGAL|LL[7] ; regout ;
; |VGAL|LL[6] ; |VGAL|LL[6] ; regout ;
; |VGAL|LL[5] ; |VGAL|LL[5] ; regout ;
; |VGAL|Equal5~64 ; |VGAL|Equal5~64 ; combout ;
; |VGAL|LessThan14~84 ; |VGAL|LessThan14~84 ; combout ;
; |VGAL|LL[3] ; |VGAL|LessThan14~85 ; combout ;
; |VGAL|LL[3] ; |VGAL|LL[3] ; regout ;
; |VGAL|MMD[1] ; |VGAL|MMD[1] ; regout ;
; |VGAL|GRB~2087 ; |VGAL|GRB~2087 ; combout ;
; |VGAL|GRB~2088 ; |VGAL|GRB~2088 ; combout ;
; |VGAL|GRB~2089 ; |VGAL|GRB~2089 ; combout ;
; |VGAL|GRB~2093 ; |VGAL|GRB~2093 ; combout ;
; |VGAL|LL[2] ; |VGAL|GRB~2096 ; combout ;
; |VGAL|LL[2] ; |VGAL|LL[2] ; regout ;
; |VGAL|GRB~2097 ; |VGAL|GRB~2097 ; combout ;
; |VGAL|GRB~2098 ; |VGAL|GRB~2098 ; combout ;
; |VGAL|GRB~2099 ; |VGAL|GRB~2099 ; combout ;
; |VGAL|LL[1] ; |VGAL|LL[1] ; regout ;
; |VGAL|LL[4] ; |VGAL|Equal5~65 ; combout ;
; |VGAL|LL[4] ; |VGAL|LL[4] ; regout ;
; |VGAL|GRB~2104 ; |VGAL|GRB~2104 ; combout ;
; |VGAL|GRB~2105 ; |VGAL|GRB~2105 ; combout ;
; |VGAL|GRB~2106 ; |VGAL|GRB~2106 ; combout ;
; |VGAL|GRB~2107 ; |VGAL|GRB~2107 ; combout ;
; |VGAL|VS ; |VGAL|VS ; padio ;
; |VGAL|MD ; |VGAL|MD~corein ; combout ;
+---------------------+---------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------+
; Missing 0-Value Coverage ;
+---------------------+---------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+---------------------+---------------------+------------------+
; |VGAL|Add3~132 ; |VGAL|Add3~132 ; combout ;
; |VGAL|Add3~134 ; |VGAL|Add3~134 ; combout ;
; |VGAL|Add3~134 ; |VGAL|Add3~135 ; cout0 ;
; |VGAL|Add3~134 ; |VGAL|Add3~135COUT1 ; cout1 ;
; |VGAL|Add3~136 ; |VGAL|Add3~136 ; combout ;
; |VGAL|Add3~136 ; |VGAL|Add3~137 ; cout0 ;
; |VGAL|Add3~136 ; |VGAL|Add3~137COUT1 ; cout1 ;
; |VGAL|Add3~138 ; |VGAL|Add3~138 ; combout ;
; |VGAL|Add3~138 ; |VGAL|Add3~139 ; cout0 ;
; |VGAL|Add3~138 ; |VGAL|Add3~139COUT1 ; cout1 ;
; |VGAL|Add3~140 ; |VGAL|Add3~140 ; combout ;
; |VGAL|Add3~140 ; |VGAL|Add3~141 ; cout ;
; |VGAL|Add3~142 ; |VGAL|Add3~142 ; combout ;
; |VGAL|Add3~142 ; |VGAL|Add3~143 ; cout0 ;
; |VGAL|Add3~142 ; |VGAL|Add3~143COUT1 ; cout1 ;
; |VGAL|Add3~144 ; |VGAL|Add3~144 ; combout ;
; |VGAL|Add3~144 ; |VGAL|Add3~145 ; cout0 ;
; |VGAL|Add3~144 ; |VGAL|Add3~145COUT1 ; cout1 ;
; |VGAL|Add3~146 ; |VGAL|Add3~147 ; cout0 ;
; |VGAL|Add3~146 ; |VGAL|Add3~147COUT1 ; cout1 ;
; |VGAL|Add3~148 ; |VGAL|Add3~148 ; combout ;
; |VGAL|Add3~148 ; |VGAL|Add3~149 ; cout0 ;
; |VGAL|Add3~148 ; |VGAL|Add3~149COUT1 ; cout1 ;
; |VGAL|LL[8] ; |VGAL|LL[8] ; regout ;
; |VGAL|LL[7] ; |VGAL|LL[7] ; regout ;
; |VGAL|LL[6] ; |VGAL|LL[6] ; regout ;
; |VGAL|LL[5] ; |VGAL|LL[5] ; regout ;
; |VGAL|Equal5~64 ; |VGAL|Equal5~64 ; combout ;
; |VGAL|LessThan14~84 ; |VGAL|LessThan14~84 ; combout ;
; |VGAL|LL[3] ; |VGAL|LessThan14~85 ; combout ;
; |VGAL|LL[3] ; |VGAL|LL[3] ; regout ;
; |VGAL|MMD[1] ; |VGAL|MMD[1] ; regout ;
; |VGAL|GRB~2087 ; |VGAL|GRB~2087 ; combout ;
; |VGAL|GRB~2088 ; |VGAL|GRB~2088 ; combout ;
; |VGAL|GRB~2089 ; |VGAL|GRB~2089 ; combout ;
; |VGAL|GRB~2093 ; |VGAL|GRB~2093 ; combout ;
; |VGAL|LL[2] ; |VGAL|GRB~2096 ; combout ;
; |VGAL|LL[2] ; |VGAL|LL[2] ; regout ;
; |VGAL|GRB~2097 ; |VGAL|GRB~2097 ; combout ;
; |VGAL|GRB~2098 ; |VGAL|GRB~2098 ; combout ;
; |VGAL|GRB~2099 ; |VGAL|GRB~2099 ; combout ;
; |VGAL|LL[0] ; |VGAL|LL[0] ; regout ;
; |VGAL|LL[1] ; |VGAL|LL[1] ; regout ;
; |VGAL|LL[4] ; |VGAL|Equal5~65 ; combout ;
; |VGAL|LL[4] ; |VGAL|LL[4] ; regout ;
; |VGAL|GRB~2104 ; |VGAL|GRB~2104 ; combout ;
; |VGAL|GRB~2105 ; |VGAL|GRB~2105 ; combout ;
; |VGAL|GRB~2106 ; |VGAL|GRB~2106 ; combout ;
; |VGAL|GRB~2107 ; |VGAL|GRB~2107 ; combout ;
; |VGAL|VS ; |VGAL|VS ; padio ;
; |VGAL|MD ; |VGAL|MD~corein ; combout ;
+---------------------+---------------------+------------------+
+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage ;
+--------+------------+
+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Mon Apr 07 17:02:18 2008
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off VGAL -c VGAL
Info: Using vector source file "D:/TEST/VGAL.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is 42.86 %
Info: Number of transitions in simulation is 2415
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
Info: Allocated 98 megabytes of memory during processing
Info: Processing ended: Mon Apr 07 17:02:20 2008
Info: Elapsed time: 00:00:02
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -