jtd.hier_info

交通灯VHDL设计

|counter5
E5 => bcd1[2]~reg0.ACLR
E5 => bcd1[1]~reg0.ACLR
E5 => bcd1[0]~reg0.ACLR
E5 => bcd1[3]~reg0.ACLR
E5 => co_1.ACLR
clk => bcd1[3]~reg0.CLK
clk => bcd1[2]~reg0.CLK
clk => bcd1[1]~reg0.CLK
clk => bcd1[0]~reg0.CLK
clk => co_1.CLK
bcd10[0] <= <GND>
bcd10[1] <= <GND>
bcd10[2] <= <GND>
bcd10[3] <= <GND>
bcd1[0] <= bcd1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
bcd1[1] <= bcd1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
bcd1[2] <= bcd1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
bcd1[3] <= bcd1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
c5 <= co_1.DB_MAX_OUTPUT_PORT_TYPE