jc2_test.tf

来自「xilinx ISE 实例代码。可用ISE直接打开」· TF 代码 · 共 273 行

TF
273 行
字号 
`timescale 1ns/1ns// Timing simulation test fixture for jc2_top Verilog design.module testbench;   reg clk;reg stop;reg left;reg right;wire [3:0] q;reg PRLD;jc2_top UUT (		.left(left),		.right(right),		.stop(stop),		.clk(clk),		.q(q)	);assign glbl.PRLD = PRLD;initialbegin	// --------------------		PRLD = 1;		clk = 0;		left = 1;		right = 1;		stop = 1;		// --------------------		#100		PRLD = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		left = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		left = 1;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		stop = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		stop = 1;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		right = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		right = 1;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		left = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		left = 1;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;		// --------------------		#10		clk = 1;		// --------------------		#10		clk = 0;endendmodule

jc2_test.tf - 源码说明

本页面展示了「xilinx ISE 实例代码。可用ISE直接打开」中的 jc2_test.tf 源码文件，采用 TF 编程语言编写，共 273 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与ISE相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?