sd_top.tan.rpt

来自「8读8写SDRAM verilog 程序」· RPT 代码 · 共 235 行 · 第 1/5 页

; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_add[0]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.400 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_add[1]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.400 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_add[3]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.400 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_add[6]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.400 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_add[7]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.400 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_add[8]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.400 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[0]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[1]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[3]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[6]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[7]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[8]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[2]                                                    ; sd_top:sd_top1|sd_state:u2|sdram_cycle[2]                                                    ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_ba[0]                                                            ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_ba[0]                                                            ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_ba[1]                                                            ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[3]                                                    ; sd_top:sd_top1|sd_state:u2|sdram_cycle[3]                                                    ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_ras_l                                                            ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[3]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_ras_l                                                            ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_cas_l                                                            ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[3]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_cas_l                                                            ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_we_l                                                             ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[2]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[0]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_add[2]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[2]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[4]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[5]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[9]                                                           ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[1]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_add[10]                                                          ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_cnfg:u1|sdram_setup                                                        ; sd_top:sd_top1|sd_cnfg:u1|sdram_setup                                                        ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_cnfg:u1|state.all_done                                                     ; sd_top:sd_top1|sd_cnfg:u1|sdram_setup                                                        ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_cnfg:u1|state.precharge                                                    ; sd_top:sd_top1|sd_cnfg:u1|charge_req                                                         ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_cnfg:u1|state.load_mode                                                    ; sd_top:sd_top1|sd_cnfg:u1|load_req                                                           ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; rw_sd_mach:u1|add[24]                                                                        ; sd_top:sd_top1|sd_sig:u4|sd_ba[1]                                                            ; clk        ; clk      ; None                        ; None                      ; 3.900 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[4]                                                    ; sd_top:sd_top1|sd_sig:u4|sd_we_l                                                             ; clk        ; clk      ; None                        ; None                      ; 3.900 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; rw_sd_mach:u1|add[13]                                                                        ; sd_top:sd_top1|sd_sig:u4|sd_add[1]                                                           ; clk        ; clk      ; None                        ; None                      ; 3.900 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; rw_sd_mach:u1|add[15]                                                                        ; sd_top:sd_top1|sd_sig:u4|sd_add[3]                                                           ; clk        ; clk      ; None                        ; None                      ; 3.900 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; rw_sd_mach:u1|add[16]                                                                        ; sd_top:sd_top1|sd_sig:u4|sd_add[4]                                                           ; clk        ; clk      ; None                        ; None                      ; 3.900 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_sig:u4|state_cntr[0]                                                       ; sd_top:sd_top1|sd_sig:u4|sd_add[10]                                                          ; clk        ; clk      ; None                        ; None                      ; 3.900 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; rw_sd_mach:u1|add[14]                                                                        ; sd_top:sd_top1|sd_sig:u4|sd_add[2]                                                           ; clk        ; clk      ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_rfrsh:u3|lpm_counter:rfrsh_cntr_rtl_1|alt_counter_f10ke:wysi_counter|q[0]  ; sd_top:sd_top1|sd_rfrsh:u3|lpm_counter:rfrsh_cntr_rtl_1|alt_counter_f10ke:wysi_counter|q[10] ; clk        ; clk      ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[3]                                                    ; sd_top:sd_top1|sd_cnfg:u1|state.refresh2                                                     ; clk        ; clk      ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[3]                                                    ; sd_top:sd_top1|sd_cnfg:u1|state.refresh1                                                     ; clk        ; clk      ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[4]                                                    ; sd_top:sd_top1|sd_cnfg:u1|charge_req                                                         ; clk        ; clk      ; None                        ; None                      ; 3.600 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_cnfg:u1|sdram_en2                                                          ; sd_top:sd_top1|sd_cnfg:u1|state.idle                                                         ; clk        ; clk      ; None                        ; None                      ; 3.600 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_state:u2|sdram_cycle[4]                                                    ; sd_top:sd_top1|sd_cnfg:u1|state.precharge                                                    ; clk        ; clk      ; None                        ; None                      ; 3.600 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; sd_top:sd_top1|sd_rfrsh:u3|lpm_counter:rfrsh_cntr_rtl_1|alt_counter_f10ke:wysi_counter|q[1]  ; sd_top:sd_top1|sd_rfrsh:u3|lpm_counter:rfrsh_cntr_rtl_1|alt_counter_f10ke:wys