de2_tv.fit.rpt

在DE2平台上实现把DVD转换到LED上显示

+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FPGA-DSP/de2_cd/DE2_demonstrations/DE2_TV/DE2_TV.pin.


+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                             ;
+---------------------------------------------+-----------------------------------------------------------------------------------+
; Total logic elements                        ; 1,490 / 33,216 ( 4 % )                                                            ;
;     -- Combinational with no register       ; 448                                                                               ;
;     -- Register only                        ; 249                                                                               ;
;     -- Combinational with a register        ; 793                                                                               ;
;                                             ;                                                                                   ;
; Logic element usage by number of LUT inputs ;                                                                                   ;
;     -- 4 input functions                    ; 350                                                                               ;
;     -- 3 input functions                    ; 445                                                                               ;
;     -- <=2 input functions                  ; 446                                                                               ;
;     -- Register only                        ; 249                                                                               ;
;                                             ;                                                                                   ;
; Logic elements by mode                      ;                                                                                   ;
;     -- normal mode                          ; 650                                                                               ;
;     -- arithmetic mode                      ; 591                                                                               ;
;                                             ;                                                                                   ;
; Total registers*                            ; 1,042 / 34,593 ( 3 % )                                                            ;
;     -- Dedicated logic registers            ; 1,042 / 33,216 ( 3 % )                                                            ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                                                                 ;
;                                             ;                                                                                   ;
; Total LABs:  partially or completely used   ; 133 / 2,076 ( 6 % )                                                               ;
; User inserted logic elements                ; 0                                                                                 ;
; Virtual pins                                ; 0                                                                                 ;
; I/O pins                                    ; 426 / 475 ( 90 % )                                                                ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                                                   ;
; Global signals                              ; 15                                                                                ;
; M4Ks                                        ; 17 / 105 ( 16 % )                                                                 ;
; Total memory bits                           ; 54,208 / 483,840 ( 11 % )                                                         ;
; Total RAM block bits                        ; 78,336 / 483,840 ( 16 % )                                                         ;
; Embedded Multiplier 9-bit elements          ; 18 / 70 ( 26 % )                                                                  ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                    ;
; Global clocks                               ; 15 / 16 ( 94 % )                                                                  ;
; Average interconnect usage                  ; 2%                                                                                ;
; Peak interconnect usage                     ; 6%                                                                                ;
; Maximum fan-out node                        ; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 428                                                                               ;
; Highest non-global fan-out signal           ; TD_CLK                                                                            ;
; Highest non-global fan-out                  ; 133                                                                               ;
; Total fan-out                               ; 7665                                                                              ;
; Average fan-out                             ; 2.61                                                                              ;
+---------------------------------------------+-----------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT  ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[13] ; T7    ; 1        ; 0            ; 11           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[14] ; U3    ; 1        ; 0            ; 12           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[16] ; V1    ; 1        ; 0            ; 12           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[17] ; V2    ; 1        ; 0            ; 12           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;