suocunqi4_m.hier_info

我EDA课程设计做的用VHDL 写的智能电子密码锁

|suocunqi4_m
key_in[0] => key_out[0]~reg0.DATAIN
key_in[1] => key_out[1]~reg0.DATAIN
key_in[2] => key_out[2]~reg0.DATAIN
key_in[3] => key_out[3]~reg0.DATAIN
rst => key_out[3]~reg0.PRESET
rst => key_out[2]~reg0.PRESET
rst => key_out[1]~reg0.PRESET
rst => key_out[0]~reg0.PRESET
cs => key_out[0]~reg0.ENA
cs => key_out[3]~reg0.ENA
cs => key_out[2]~reg0.ENA
cs => key_out[1]~reg0.ENA
oe => key_out[3]~reg0.CLK
oe => key_out[2]~reg0.CLK
oe => key_out[1]~reg0.CLK
oe => key_out[0]~reg0.CLK
key_out[0] <= key_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
key_out[1] <= key_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
key_out[2] <= key_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
key_out[3] <= key_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE