clk_div.v

来自「程序实现的功能是通过I2C配置SAA7113芯片,然后通过逻辑分析仪器查看芯片的」· Verilog 代码 · 共 16 行

module clk_div(clk_i,clk_4);

input  clk_i;
output clk_4;

reg[1:0] Cnt=0;


always @(posedge clk_i)
begin
     Cnt<=Cnt+1;
 end

assign clk_4 = Cnt[1];

endmodule