ex1.ctl

[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][

DEVICE_OPTIONS: XC95*-*-*
DT_SYNTHESIS:TRUE
MC9500_INPUT_LIMIT:36
CREATE_LOCAL_FEEDBACK:TRUE
CREATE_PIN_FEEDBACK:TRUE
FM_PARTITION:TRUE
GSR_OPT:TRUE
FASTCLOCK_OPT:TRUE
FOE_OPT:TRUE
MC9500_PTERM_LIMIT:25
TIMING_OPT:TRUE
LOWPWR:STD
SLEW:FAST
DRIVE_UNUSED_IO:FALSE
IGNORE_PIN_ASSIGNMENT:FALSE
IGNORE_TSPEC:FALSE
MULTI_LEVEL_LOGIC_OPTIMIZATION:TRUE