📄 icpld.fit.rpt
字号:
+----------------------------+------------------+
+----------------------------------------------------------------------------+
; LAB External Interconnect ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects (Average = 3.06) ; Number of LABs (Total = 7) ;
+----------------------------------------------+-----------------------------+
; 0 ; 9 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 2 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 1 ;
; 8 ; 2 ;
; 9 ; 2 ;
+----------------------------------------------+-----------------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 4.56) ; Number of LABs (Total = 9) ;
+----------------------------------------+-----------------------------+
; 0 ; 7 ;
; 1 ; 0 ;
; 2 ; 2 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 2 ;
; 7 ; 1 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 1 ;
; 11 ; 0 ;
; 12 ; 1 ;
; 13 ; 1 ;
; 14 ; 0 ;
; 15 ; 1 ;
+----------------------------------------+-----------------------------+
+---------------------------------------------------------+
; Parallel Expander ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0 ; 0 ;
; 1 ; 13 ;
; 2 ; 1 ;
+--------------------------+------------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------+
; C ; LC38 ; ; LCD_DATA[6] ;
; C ; LC35 ; ; LCD_DATA[4] ;
; C ; LC46 ; SWITCH_MODE[1], SWITCH_MODE[0], SWITCH_MODE[2] ; DIPCTRL[1] ;
; C ; LC37 ; ; LCD_DATA[5] ;
; C ; LC45 ; SWITCH_MODE[1], SWITCH_MODE[0], SWITCH_MODE[2] ; DIPCTRL[0] ;
; C ; LC43 ; ; PS2MOUSE_CLOCK ;
; C ; LC33 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~76 ;
; C ; LC47 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~80 ;
; C ; LC41 ; SWITCH_MODE[0], SWITCH_MODE[2], SWITCH_MODE[1] ; MCU_SEL~135 ;
; C ; LC42 ; MCU_SEL~154, MCU_CODE[0], SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL~182 ;
; C ; LC40 ; ; LCD_DATA[7] ;
; C ; LC34 ; FREGSEL_LATCH_OE~150, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~171 ;
; C ; LC48 ; FREGSEL_LATCH_OE~132, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~170 ;
; D ; LC64 ; ; LCD_DATA[3] ;
; D ; LC54 ; ; LCD_CTRL[0] ;
; D ; LC56 ; ; LCD_CTRL[1] ;
; D ; LC52 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~72 ;
; D ; LC50 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~74 ;
; D ; LC49 ; FREGSEL_LATCH_OE~76 ; MCU_SEL[9] ;
; D ; LC57 ; ; LCD_CTRL[2] ;
; D ; LC59 ; ; LCD_DATA[0] ;
; D ; LC53 ; FREGSEL_LATCH_OE~168, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL[11] ;
; D ; LC51 ; FREGSEL_LATCH_OE~159, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL[10] ;
; D ; LC61 ; ; LCD_DATA[1] ;
; D ; LC62 ; ; LCD_DATA[2] ;
; H ; LC120 ; MCU_SEL~181, MCU_CODE[3], SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL[3] ;
; H ; LC122 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~84 ;
; H ; LC124 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~82 ;
; H ; LC113 ; MCU_SEL~135 ; MCU_SEL[0] ;
; H ; LC121 ; FREGSEL_LATCH_OE~86 ; MCU_SEL[4] ;
; H ; LC126 ; FREGSEL_LATCH_OE~80 ; MCU_SEL[7] ;
; H ; LC115 ; MCU_SEL~163, MCU_CODE[1], SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL[1] ;
; H ; LC117 ; MCU_SEL~172, MCU_CODE[2], SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL[2] ;
; H ; LC128 ; FREGSEL_LATCH_OE~141, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL[8] ;
; H ; LC125 ; FREGSEL_LATCH_OE~123, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL[6] ;
; H ; LC123 ; FREGSEL_LATCH_OE~114, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; MCU_SEL[5] ;
; H ; LC127 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~78 ;
; H ; LC114 ; SWITCH_MODE[0], SWITCH_MODE[2], SWITCH_MODE[1] ; MCU_SEL~138 ;
; H ; LC116 ; SWITCH_MODE[0], SWITCH_MODE[2], SWITCH_MODE[1] ; MCU_SEL~141 ;
; H ; LC119 ; SWITCH_MODE[0], SWITCH_MODE[2], SWITCH_MODE[1] ; MCU_SEL~144 ;
; J ; LC155 ; FPGA_WR, FPGA_RD ; FPGA2RAM_DATA_DIR ;
; J ; LC157 ; SWITCH_MODE[1], SWITCH_MODE[0], SWITCH_MODE[2] ; FPGA2RAM_DATA_EN ;
; J ; LC153 ; SWITCH_MODE[1], SWITCH_MODE[0], SWITCH_MODE[2] ; FPGA2RAM_ADDR_EN ;
; J ; LC151 ; RAM_ADDR_LATCH_OE$latch~23, SWITCH_MODE[1], SWITCH_MODE[0], SWITCH_MODE[2] ; RAM_ADDR_LATCH_OE$latch~10 ;
; J ; LC158 ; MCU_RD, MCU_WR ; RAM_DATA_DIR ;
; J ; LC152 ; RAM_ADDR_LATCH_OE$latch~16, RAM_ADDR_LATCH_OE$latch~10, SWITCH_MODE[2], SWITCH_MODE[0], SWITCH_MODE[1] ; RAM_ADDR_LATCH_OE$latch~10, RAM_ADDR_LATCH_OE ;
; J ; LC150 ; SWITCH_MODE[0], SWITCH_MODE[1] ; RAM_ADDR_LATCH_OE$latch~16 ;
; K ; LC171 ; FREGSEL_LATCH_OE~96, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE ;
; K ; LC173 ; FREGSEL_LATCH_OE~105, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~169 ;
; K ; LC172 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~86 ;
; K ; LC169 ; ; INTr[0] ;
; K ; LC168 ; ; INTr[1] ;
; K ; LC163 ; FPGA_WR, FPGA_RD, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0], MCU_RD, MCU_WR ; RAM_OE ;
; K ; LC166 ; ; INTr[2] ;
; K ; LC165 ; ; INTr[3] ;
; K ; LC161 ; MCU_RD, MCU_WR, SWITCH_MODE[2], SWITCH_MODE[0], SWITCH_MODE[1], FPGA_WR, FPGA_RD ; RAM_WR ;
; K ; LC170 ; SWITCH_MODE[1], SWITCH_MODE[0] ; FREGSEL_LATCH_OE~70 ;
; L ; LC192 ; ; FPGA_DATA[2] ;
; L ; LC190 ; ; FPGA_DATA[3] ;
; L ; LC189 ; ; FPGA_DATA[4] ;
; L ; LC187 ; ; FPGA_DATA[5] ;
; L ; LC184 ; ; FPGA_DATA[7] ;
; L ; LC185 ; ; FPGA_DATA[6] ;
; N ; LC219 ; MCU_RST_CTRL, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0], CPU_RST ; FPGA_RESET ;
; N ; LC217 ; MCU_CLK, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0], SWCLK, EXT_CLK ; FPGA_CLK ;
; O ; LC232 ; FPGA_WR, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0], FPGA_RD, RAM_DATA_SEL[3] ; RAM_EN[3] ;
; O ; LC233 ; FPGA_WR, SWITCH_MODE[2], SWITCH_MODE[1], SWITCH_MODE[0], FPGA_RD, RAM_DATA_SEL[2] ; RAM_EN[2] ;
; O ; LC237 ; FPGA_WR,⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -