📄 icpld.pin
字号:
-- Copyright (C) 1991-2006 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files from any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (3.3V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
-- NON_MIGRATABLE: This pin cannot be migrated.
---------------------------------------------------------------------------------
Quartus II Version 6.1 Build 201 11/27/2006 SJ Full Version
CHIP "icpld" ASSIGNED TO AN: EPM3256AQC208-10
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
NC : 1 : : : : :
NC : 2 : : : : :
FPGA_RD : 3 : input : 3.3-V LVTTL : : : Y
FPGA_WR : 4 : input : 3.3-V LVTTL : : : Y
VCCIO : 5 : power : : 3.3V : :
GND : 6 : gnd : : : :
CPU_RST : 7 : input : 3.3-V LVTTL : : : Y
MCU_RST_CTRL : 8 : input : 3.3-V LVTTL : : : Y
FPGA_RESET : 9 : output : 3.3-V LVTTL : : : Y
FPGA_CLK : 10 : output : 3.3-V LVTTL : : : Y
SWCLK : 11 : input : 3.3-V LVTTL : : : Y
MCU_CLK : 12 : input : 3.3-V LVTTL : : : Y
EXT_CLK : 13 : input : 3.3-V LVTTL : : : Y
GND : 14 : gnd : : : :
SWITCH_MODE[0] : 15 : input : 3.3-V LVTTL : : : Y
SWITCH_MODE[1] : 16 : input : 3.3-V LVTTL : : : Y
SWITCH_MODE[2] : 17 : input : 3.3-V LVTTL : : : Y
RAM_DATA_DIR : 18 : output : 3.3-V LVTTL : : : Y
FPGA2RAM_DATA_EN : 19 : output : 3.3-V LVTTL : : : Y
FPGA2RAM_DATA_DIR : 20 : output : 3.3-V LVTTL : : : Y
FPGA2RAM_ADDR_EN : 21 : output : 3.3-V LVTTL : : : Y
RAM_ADDR_LATCH_OE : 22 : output : 3.3-V LVTTL : : : Y
VCCIO : 23 : power : : 3.3V : :
RAM_DATA_SEL[0] : 24 : input : 3.3-V LVTTL : : : Y
RAM_DATA_SEL[1] : 25 : input : 3.3-V LVTTL : : : Y
RAM_DATA_SEL[2] : 26 : input : 3.3-V LVTTL : : : Y
RAM_DATA_SEL[3] : 27 : input : 3.3-V LVTTL : : : Y
MCU_RD : 28 : input : 3.3-V LVTTL : : : Y
MCU_WR : 29 : input : 3.3-V LVTTL : : : Y
TCK : 30 : input : 3.3-V LVTTL : : : N
FREGSEL_LATCH_OE : 31 : output : 3.3-V LVTTL : : : Y
GND : 32 : gnd : : : :
INTr[0] : 33 : output : 3.3-V LVTTL : : : Y
INTr[1] : 34 : output : 3.3-V LVTTL : : : Y
INTr[2] : 35 : output : 3.3-V LVTTL : : : Y
INTr[3] : 36 : output : 3.3-V LVTTL : : : Y
RAM_OE : 37 : output : 3.3-V LVTTL : : : Y
RAM_WR : 38 : output : 3.3-V LVTTL : : : Y
RS_CLK : 39 : input : 3.3-V LVTTL : : : Y
GND : 40 : gnd : : : :
VCCIO : 41 : power : : 3.3V : :
RAM_EN[0] : 42 : output : 3.3-V LVTTL : : : Y
RAM_EN[1] : 43 : output : 3.3-V LVTTL : : : Y
RAM_EN[2] : 44 : output : 3.3-V LVTTL : : : Y
RAM_EN[3] : 45 : output : 3.3-V LVTTL : : : Y
TXD_CPLD : 46 : output : 3.3-V LVTTL : : : Y
RXD_CPLD : 47 : input : 3.3-V LVTTL : : : Y
PS2KB_DATA : 48 : input : 3.3-V LVTTL : : : Y
PS2KB_CLOCK : 49 : bidir : 3.3-V LVTTL : : : Y
GND : 50 : gnd : : : :
NC : 51 : : : : :
NC : 52 : : : : :
NC : 53 : : : : :
NC : 54 : : : : :
FPGA_ADDR[0] : 55 : input : 3.3-V LVTTL : : : Y
FPGA_ADDR[1] : 56 : input : 3.3-V LVTTL : : : Y
FPGA_ADDR[2] : 57 : input : 3.3-V LVTTL : : : Y
FPGA_ADDR[3] : 58 : input : 3.3-V LVTTL : : : Y
FPGA_ADDR[4] : 59 : input : 3.3-V LVTTL : : : Y
FPGA_ADDR[5] : 60 : input : 3.3-V LVTTL : : : Y
FPGA_ADDR[6] : 61 : input : 3.3-V LVTTL : : : Y
FPGA_ADDR[7] : 62 : input : 3.3-V LVTTL : : : Y
VCCIO : 63 : power : : 3.3V : :
FPGA_DATA[0] : 64 : bidir : 3.3-V LVTTL : : : Y
FPGA_DATA[1] : 65 : bidir : 3.3-V LVTTL : : : Y
FPGA_DATA[2] : 66 : bidir : 3.3-V LVTTL : : : Y
FPGA_DATA[3] : 67 : bidir : 3.3-V LVTTL : : : Y
FPGA_DATA[4] : 68 : bidir : 3.3-V LVTTL : : : Y
FPGA_DATA[5] : 69 : bidir : 3.3-V LVTTL : : : Y
FPGA_DATA[6] : 70 : bidir : 3.3-V LVTTL : : : Y
FPGA_DATA[7] : 71 : bidir : 3.3-V LVTTL : : : Y
GND : 72 : gnd : : : :
MCU_CODE[0] : 73 : input : 3.3-V LVTTL : : : Y
VCCINT : 74 : power : : 3.3V : :
GND : 75 : gnd : : : :
MCU_CODE[1] : 76 : input : 3.3-V LVTTL : : : Y
MCU_CODE[2] : 77 : input : 3.3-V LVTTL : : : Y
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -