main1.fit.rpt

Infrared telecontrol design based on the the VHDL includes the mode of infrared send,receive mode,ke

; 198      ; 176        ; --       ; key[3]         ; input  ; TTL          ;         ; N               ;
; 199      ; 175        ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 200      ; 174        ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 201      ; 173        ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 202      ; 172        ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 203      ; 171        ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 204      ; 170        ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 205      ; 169        ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 206      ; 168        ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 207      ;            ;          ; NC             ;        ;              ;         ;                 ;
; 208      ;            ;          ; NC             ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; clk  ; 184   ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                     ;
+------------------------------------+------------+------+------------------------------------------------------------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                                              ;
+------------------------------------+------------+------+------------------------------------------------------------------+
; |main1                             ; 231        ; 26   ; |main1                                                           ;
;    |lpm_add_sub:Add4|              ; 14         ; 0    ; |main1|lpm_add_sub:Add4                                          ;
;       |addcore:adder[0]|           ; 12         ; 0    ; |main1|lpm_add_sub:Add4|addcore:adder[0]                         ;
;          |a_csnbuffer:result_node| ; 5          ; 0    ; |main1|lpm_add_sub:Add4|addcore:adder[0]|a_csnbuffer:result_node ;
;       |addcore:adder[1]|           ; 2          ; 0    ; |main1|lpm_add_sub:Add4|addcore:adder[1]                         ;
;    |main1|                         ; 10         ; 0    ; |main1|main1                                                     ;
+------------------------------------+------------+------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                ;
+-------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                    ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------+----------+---------+--------------+--------+----------------------+------------------+
; \pro2:change            ; LC125    ; 23      ; Clock enable ; no     ; --                   ; --               ;
; clk                     ; PIN_184  ; 61      ; Clock        ; yes    ; On                   ; --               ;
; main1|State.state_bit_0 ; LC132    ; 199     ; Clock enable ; no     ; --                   ; --               ;
; main1|State.state_bit_1 ; LC130    ; 203     ; Clock enable ; no     ; --                   ; --               ;
; main1|State.state_bit_2 ; LC222    ; 206     ; Clock enable ; no     ; --                   ; --               ;
; main1|State.state_bit_3 ; LC214    ; 193     ; Clock enable ; no     ; --                   ; --               ;
+-------------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_184  ; 61      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; main1|State.state_bit_2                            ; 206     ;
; main1|State.state_bit_1                            ; 203     ;
; main1|State.state_bit_0                            ; 199     ;
; main1|State.state_bit_3                            ; 193     ;
; \pro2:sec1[1]                                      ; 117     ;
; \pro2:sec1[0]                                      ; 117     ;
; \pro2:sec1[2]                                      ; 105     ;
; cnt[0]                                             ; 105     ;
; \pro2:sec2[0]                                      ; 103     ;
; \pro2:sec1[3]                                      ; 99      ;
; \pro2:sec2[1]                                      ; 94      ;
; cnt[1]                                             ; 90      ;
; cnt[3]                                             ; 87      ;
; cnt[2]                                             ; 87      ;
; \pro2:sec2[2]                                      ; 84      ;
; \pro2:sec2[3]                                      ; 67      ;
; \pro2:sec3[0]                                      ; 53      ;
; \pro2:change2                                      ; 45      ;
; \pro2:sec3[1]                                      ; 41      ;
; \pro2:sec3[2]                                      ; 28      ;
; \pro2:change                                       ; 23      ;
; key[0]                                             ; 18      ;
; key[1]                                             ; 17      ;
; save1[2]                                           ; 17      ;
; save1[1]                                           ; 16      ;
; key[2]                                             ; 15      ;
; save2[2]                                           ; 15      ;
; \pro2:sec3[3]                                      ; 14      ;
; save1[9]                                           ; 14      ;
; save2[1]                                           ; 14      ;
; save1[3]                                           ; 14      ;
; key[3]                                             ; 13      ;