main1.tan.rpt

Infrared telecontrol design based on the the VHDL includes the mode of infrared send,receive mode,ke

+-------+--------------+------------+---------+-------------------------+----------+
; N/A   ; None         ; 21.000 ns  ; key[2]  ; dataout12_tmp[2]        ; clk      ;
; N/A   ; None         ; 20.000 ns  ; key[3]  ; dataout12_tmp[3]        ; clk      ;
; N/A   ; None         ; 19.000 ns  ; key[2]  ; \pro2:sec1[3]           ; clk      ;
; N/A   ; None         ; 19.000 ns  ; key[1]  ; \pro2:sec1[3]           ; clk      ;
; N/A   ; None         ; 19.000 ns  ; key[1]  ; dataout12_tmp[1]        ; clk      ;
; N/A   ; None         ; 19.000 ns  ; key[0]  ; \pro2:sec1[3]           ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[2]  ; main1|State.state_bit_3 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[2]  ; main1|State.state_bit_2 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[1]  ; main1|State.state_bit_3 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[1]  ; main1|State.state_bit_2 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[1]  ; \pro2:sec1[1]           ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[0]  ; main1|State.state_bit_3 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[0]  ; main1|State.state_bit_2 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[0]  ; \pro2:sec1[1]           ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[0]  ; dataout12_tmp[0]        ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[3]  ; main1|State.state_bit_3 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; key[3]  ; main1|State.state_bit_2 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; keysign ; main1|State.state_bit_3 ; clk      ;
; N/A   ; None         ; 13.000 ns  ; keysign ; main1|State.state_bit_2 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[2]  ; main1|State.state_bit_1 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[2]  ; main1|State.state_bit_0 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[2]  ; \pro2:sec1[2]           ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[1]  ; main1|State.state_bit_1 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[1]  ; main1|State.state_bit_0 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[1]  ; \pro2:sec1[2]           ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[0]  ; main1|State.state_bit_1 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[0]  ; main1|State.state_bit_0 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[0]  ; \pro2:sec1[2]           ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[3]  ; main1|State.state_bit_1 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[3]  ; main1|State.state_bit_0 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; key[3]  ; \pro2:sec1[3]           ; clk      ;
; N/A   ; None         ; 12.000 ns  ; keysign ; main1|State.state_bit_1 ; clk      ;
; N/A   ; None         ; 12.000 ns  ; keysign ; main1|State.state_bit_0 ; clk      ;
; N/A   ; None         ; 11.000 ns  ; key[0]  ; \pro2:sec1[0]           ; clk      ;
; N/A   ; None         ; 11.000 ns  ; keysign ; \pro2:change2           ; clk      ;
; N/A   ; None         ; 11.000 ns  ; keysign ; \pro2:change            ; clk      ;
+-------+--------------+------------+---------+-------------------------+----------+


+------------------------------------------------------------------------------------+
; tco                                                                                ;
+-------+--------------+------------+-------------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From              ; To            ; From Clock ;
+-------+--------------+------------+-------------------+---------------+------------+
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[11] ; dataout12[11] ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[10] ; dataout12[10] ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[9]  ; dataout12[9]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[7]  ; dataout12[7]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; ring_tmp          ; ring          ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[8]  ; dataout12[8]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[6]  ; dataout12[6]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[5]  ; dataout12[5]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[4]  ; dataout12[4]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[3]  ; dataout12[3]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[2]  ; dataout12[2]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[1]  ; dataout12[1]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataout12_tmp[0]  ; dataout12[0]  ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataled_tmp[2]    ; dataled[2]    ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataled_tmp[1]    ; dataled[1]    ; clk        ;
; N/A   ; None         ; 8.000 ns   ; dataled_tmp[0]    ; dataled[0]    ; clk        ;
+-------+--------------+------------+-------------------+---------------+------------+


+-----------------------------------------------------------------------------------------+
; th                                                                                      ;
+---------------+-------------+------------+---------+-------------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From    ; To                      ; To Clock ;
+---------------+-------------+------------+---------+-------------------------+----------+
; N/A           ; None        ; -3.000 ns  ; key[2]  ; main1|State.state_bit_1 ; clk      ;
; N/A           ; None        ; -3.000 ns  ; key[2]  ; main1|State.state_bit_0 ; clk      ;
; N/A           ; None        ; -3.000 ns  ;