📄 trafficlight.map.rpt
字号:
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------+
; 2:1 ; 32 bits ; 32 LEs ; 32 LEs ; 0 LEs ; Yes ; |trafficlight|fdiv1khz:inst12|cnt[23] ;
; 2:1 ; 32 bits ; 32 LEs ; 32 LEs ; 0 LEs ; Yes ; |trafficlight|fdiv1hz:inst11|cnt[16] ;
; 2:1 ; 2 bits ; 2 LEs ; 2 LEs ; 0 LEs ; Yes ; |trafficlight|dispselect:inst9|D_OUT[0] ;
; 3:1 ; 4 bits ; 8 LEs ; 4 LEs ; 4 LEs ; Yes ; |trafficlight|counter05:inst1|CData0[0] ;
; 4:1 ; 4 bits ; 8 LEs ; 4 LEs ; 4 LEs ; Yes ; |trafficlight|counter55:inst2|CData0[0] ;
; 5:1 ; 4 bits ; 12 LEs ; 4 LEs ; 8 LEs ; Yes ; |trafficlight|counter55:inst2|CData1[0] ;
; 2:1 ; 6 bits ; 6 LEs ; 6 LEs ; 0 LEs ; No ; |trafficlight|control:inst14|Green2 ;
; 9:1 ; 2 bits ; 12 LEs ; 6 LEs ; 6 LEs ; No ; |trafficlight|dispmux:inst8|D_OUT[3]~21 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------+
+----------------------------------------------------------------+
; WYSIWYG Cells ;
+--------------------------------------------------------+-------+
; Statistic ; Value ;
+--------------------------------------------------------+-------+
; Number of WYSIWYG cells ; 83 ;
; Number of synthesis-generated cells ; 71 ;
; Number of WYSIWYG LUTs ; 83 ;
; Number of synthesis-generated LUTs ; 66 ;
; Number of WYSIWYG registers ; 76 ;
; Number of synthesis-generated registers ; 7 ;
; Number of cells with combinational logic only ; 71 ;
; Number of cells with registers only ; 5 ;
; Number of cells with combinational logic and registers ; 78 ;
+--------------------------------------------------------+-------+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 83 ;
; Number of registers using Synchronous Clear ; 76 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 0 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 5 ;
; Number of registers using Output Enable ; 0 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+-----------+
; Hierarchy ;
+-----------+
trafficlight
|-- scan:inst
|-- counter05:inst1
|-- lpm_counter:CData0_rtl_1
|-- cntr_0b7:auto_generated
|-- counter55:inst2
|-- lpm_counter:CData0_rtl_0
|-- cntr_0b7:auto_generated
|-- lpm_counter:CData1_rtl_2
|-- cntr_cv7:auto_generated
|-- countersel:inst3
|-- datamux:inst6
|-- dispdecoder:inst7
|-- dispmux:inst8
|-- dispselect:inst9
|-- fdiv1hz:inst11
|-- lpm_counter:cnt_rtl_4
|-- cntr_hc7:auto_generated
|-- fdiv1khz:inst12
|-- lpm_counter:cnt_rtl_3
|-- cntr_hc7:auto_generated
|-- control:inst14
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------+
; |trafficlight ; 154 (0) ; 83 ; 0 ; 19 ; 0 ; 71 (0) ; 5 (0) ; 78 (0) ; 83 (0) ; |trafficlight ;
; |control:inst14| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 0 (0) ; |trafficlight|control:inst14 ;
; |counter05:inst1| ; 7 (3) ; 5 ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 5 (1) ; 4 (0) ; |trafficlight|counter05:inst1 ;
; |lpm_counter:CData0_rtl_1| ; 4 (0) ; 4 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (0) ; 4 (0) ; |trafficlight|counter05:inst1|lpm_counter:CData0_rtl_1 ;
; |cntr_0b7:auto_generated| ; 4 (4) ; 4 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (4) ; 4 (4) ; |trafficlight|counter05:inst1|lpm_counter:CData0_rtl_1|cntr_0b7:auto_generated ;
; |counter55:inst2| ; 25 (16) ; 9 ; 0 ; 0 ; 0 ; 16 (15) ; 0 (0) ; 9 (1) ; 15 (7) ; |trafficlight|counter55:inst2 ;
; |lpm_counter:CData0_rtl_0| ; 4 (0) ; 4 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (0) ; 4 (0) ; |trafficlight|counter55:inst2|lpm_counter:CData0_rtl_0 ;
; |cntr_0b7:auto_generated| ; 4 (4) ; 4 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (4) ; 4 (4) ; |trafficlight|counter55:inst2|lpm_counter:CData0_rtl_0|cntr_0b7:auto_generated ;
; |lpm_counter:CData1_rtl_2| ; 5 (0) ; 4 ; 0 ; 0 ; 0 ; 1 (0) ; 0 (0) ; 4 (0) ; 4 (0) ; |trafficlight|counter55:inst2|lpm_counter:CData1_rtl_2 ;
; |cntr_cv7:auto_generated| ; 5 (5) ; 4 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 4 (4) ; 4 (4) ; |trafficlight|counter55:inst2|lpm_counter:CData1_rtl_2|cntr_cv7:auto_generated ;
; |datamux:inst6| ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; |trafficlight|datamux:inst6 ;
; |dispdecoder:inst7| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 0 (0) ; |trafficlight|dispdecoder:inst7 ;
; |dispmux:inst8| ; 16 (16) ; 0 ; 0 ; 0 ; 0 ; 16 (16) ; 0 (0) ; 0 (0) ; 0 (0) ; |trafficlight|dispmux:inst8 ;
; |dispselect:inst9| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |trafficlight|dispselect:inst9 ;
; |fdiv1hz:inst11| ; 44 (12) ; 33 ; 0 ; 0 ; 0 ; 11 (11) ; 1 (1) ; 32 (0) ; 32 (0) ; |trafficlight|fdiv1hz:inst11 ;
; |lpm_counter:cnt_rtl_4| ; 32 (0) ; 32 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 32 (0) ; 32 (0) ; |trafficlight|fdiv1hz:inst11|lpm_counter:cnt_rtl_4 ;
; |cntr_hc7:auto_generated| ; 32 (32) ; 32 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 32 (32) ; 32 (32) ; |trafficlight|fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated ;
; |fdiv1khz:inst12| ; 44 (12) ; 33 ; 0 ; 0 ; 0 ; 11 (11) ; 1 (1) ; 32 (0) ; 32 (0) ; |trafficlight|fdiv1khz:inst12 ;
; |lpm_counter:cnt_rtl_3| ; 32 (0) ; 32 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 32 (0) ; 32 (0) ; |trafficlight|fdiv1khz:inst12|lpm_counter:cnt_rtl_3 ;
; |cntr_hc7:auto_generated| ; 32 (32) ; 32 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 32 (32) ; 32 (32) ; |trafficlight|fdiv1khz:inst12|lpm_counter:cnt_rtl_3|cntr_hc7:auto_generated ;
; |scan:inst| ; 3 (3) ; 2 ; 0 ; 0 ; 0 ; 1 (1) ; 2 (2) ; 0 (0) ; 0 (0) ; |trafficlight|scan:inst ;
+------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------+
+--------------------------------+
; Analysis & Synthesis Equations ;
+--------------------------------+
The equations can be found in F:/dolphin/trafficlight/trafficlight.map.eqn.
+--------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read ;
+----------------------------------+-----------------+---------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Name with Absolute Path ;
+----------------------------------+-----------------+---------------------------------------------------------------------+
; trafficlight.bdf ; yes ; F:/dolphin/trafficlight/trafficlight.bdf ;
; control.v ; yes ; F:/dolphin/trafficlight/control.v ;
; scan.v ; yes ; F:/dolphin/trafficlight/scan.v ;
; counter55.v ; yes ; F:/dolphin/trafficlight/counter55.v ;
; fdiv1hz.v ; yes ; F:/dolphin/trafficlight/fdiv1hz.v ;
; fdiv1khz.v ; yes ; F:/dolphin/trafficlight/fdiv1khz.v ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -