lu20040094.sim.rpt

组成原理实验作业

; |LU20040094|b[2]                                                                ; |LU20040094|b[2]                                                                ; out              ;
; |LU20040094|b[3]                                                                ; |LU20040094|b[3]                                                                ; out              ;
; |LU20040094|cout                                                                ; |LU20040094|cout                                                                ; pin_out          ;
; |LU20040094|sum[0]                                                              ; |LU20040094|sum[0]                                                              ; pin_out          ;
; |LU20040094|sum[1]                                                              ; |LU20040094|sum[1]                                                              ; pin_out          ;
; |LU20040094|sum[2]                                                              ; |LU20040094|sum[2]                                                              ; pin_out          ;
; |LU20040094|sum[3]                                                              ; |LU20040094|sum[3]                                                              ; pin_out          ;
; |LU20040094|LessThan0~16                                                        ; |LU20040094|LessThan0~16                                                        ; out0             ;
; |LU20040094|LessThan0~17                                                        ; |LU20040094|LessThan0~17                                                        ; out0             ;
; |LU20040094|LessThan0~18                                                        ; |LU20040094|LessThan0~18                                                        ; out0             ;
; |LU20040094|LessThan0~19                                                        ; |LU20040094|LessThan0~19                                                        ; out0             ;
; |LU20040094|LessThan1~16                                                        ; |LU20040094|LessThan1~16                                                        ; out0             ;
; |LU20040094|LessThan1~17                                                        ; |LU20040094|LessThan1~17                                                        ; out0             ;
; |LU20040094|LessThan1~18                                                        ; |LU20040094|LessThan1~18                                                        ; out0             ;
; |LU20040094|LessThan1~19                                                        ; |LU20040094|LessThan1~19                                                        ; out0             ;
; |LU20040094|LessThan2~16                                                        ; |LU20040094|LessThan2~16                                                        ; out0             ;
; |LU20040094|LessThan2~17                                                        ; |LU20040094|LessThan2~17                                                        ; out0             ;
; |LU20040094|LessThan2~18                                                        ; |LU20040094|LessThan2~18                                                        ; out0             ;
; |LU20040094|LessThan3~16                                                        ; |LU20040094|LessThan3~16                                                        ; out0             ;
; |LU20040094|LessThan3~17                                                        ; |LU20040094|LessThan3~17                                                        ; out0             ;
; |LU20040094|LessThan3~18                                                        ; |LU20040094|LessThan3~18                                                        ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[0]               ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[1]~1             ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[1]              ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[2]               ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[3]               ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[4]               ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[4]               ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3~0                ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3                  ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~0                 ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~0                 ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g4~0                ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g4~0                ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[0]               ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]~0             ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]               ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]~1             ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]               ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[3]     ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[3]     ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~1                 ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~3                 ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~4                 ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~4                 ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; out0             ;
; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[4]   ; |LU20040094|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[4]   ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[0]               ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[1]               ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[2]~2             ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[2]              ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[3]~3             ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[3]              ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[4]~4             ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[4]~4             ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[4]              ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[4]              ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3                  ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~0                 ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~0                 ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g4~0                ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g4~0                ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[0]               ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]~0             ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]               ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]~1             ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]               ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[3]     ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[3]     ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~1                 ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~2                 ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[4]~2 ; out0             ;
; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[4]   ; |LU20040094|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[4]   ; out0             ;
; |LU20040094|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[0]~0             ; |LU20040094|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |LU20040094|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[0]              ; |LU20040094|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |LU20040094|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[1]~1             ; |LU20040094|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |LU20040094|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[1]              ; |LU20040094|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;