vga.hier_info

用1K30DE FPGA写的程序

|VGA
clk => fs[2].CLK
clk => fs[1].CLK
clk => fs[0].CLK
clk => fs[3].CLK
md => grb~0.IN0
md => grb~2.IN0
md => grb~4.IN0
md => mmd[0].CLK
md => mmd[1].CLK
hs <= LessThan~0.DB_MAX_OUTPUT_PORT_TYPE
vs <= LessThan~1.DB_MAX_OUTPUT_PORT_TYPE
r <= grb[2].DB_MAX_OUTPUT_PORT_TYPE
g <= grb[3].DB_MAX_OUTPUT_PORT_TYPE
b <= grb[1].DB_MAX_OUTPUT_PORT_TYPE