adc.hier_info

模数转换器AD976采样控制器程序Verilog实现

|ADC
Din[0] => ~NO_FANOUT~
Din[1] => ~NO_FANOUT~
Din[2] => ~NO_FANOUT~
Din[3] => ~NO_FANOUT~
clk => count1[15].CLK
clk => count1[14].CLK
clk => count1[13].CLK
clk => count1[12].CLK
clk => count1[11].CLK
clk => count1[10].CLK
clk => count1[9].CLK
clk => count1[8].CLK
clk => count1[7].CLK
clk => count1[6].CLK
clk => count1[5].CLK
clk => count1[4].CLK
clk => count1[3].CLK
clk => count1[2].CLK
clk => count1[1].CLK
clk => count1[0].CLK
clk => nCS~reg0.CLK
clk => count2[15].CLK
clk => count2[14].CLK
clk => count2[13].CLK
clk => count2[12].CLK
clk => count2[11].CLK
clk => count2[10].CLK
clk => count2[9].CLK
clk => count2[8].CLK
clk => count2[7].CLK
clk => count2[6].CLK
clk => count2[5].CLK
clk => count2[4].CLK
clk => count2[3].CLK
clk => count2[2].CLK
clk => count2[1].CLK
clk => count2[0].CLK
clk => R_nC~reg0.CLK
R_nC <= R_nC~reg0.DB_MAX_OUTPUT_PORT_TYPE
nCS <= nCS~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[0] <= <GND>
Dout[1] <= <GND>
Dout[2] <= <GND>
Dout[3] <= <GND>
trans <= <GND>