adc.fit.rpt

模数转换器AD976采样控制器程序Verilog实现

+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; Din[0]              ;                   ;         ;
; Din[1]              ;                   ;         ;
; Din[2]              ;                   ;         ;
; Din[3]              ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                          ;
+---------------+---------------+---------+-------------+--------+----------------------+------------------+
; Name          ; Location      ; Fan-Out ; Usage       ; Global ; Global Resource Used ; Global Line Name ;
+---------------+---------------+---------+-------------+--------+----------------------+------------------+
; LessThan1~208 ; LC_X16_Y11_N8 ; 17      ; Sync. clear ; no     ; --                   ; --               ;
; clk           ; PIN_17        ; 34      ; Clock       ; yes    ; Global clock         ; GCLK3            ;
; count2~528    ; LC_X1_Y4_N9   ; 16      ; Sync. clear ; no     ; --                   ; --               ;
+---------------+---------------+---------+-------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_17   ; 34      ; Global clock         ; GCLK3            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; LessThan1~208  ; 17             ;
; count2~528     ; 16             ;
; count2[2]~524  ; 5              ;
; count2[4]      ; 5              ;
; count2[5]      ; 5              ;
; count2[7]~519  ; 5              ;
; count1[2]~314  ; 5              ;
; count1[7]~300  ; 5              ;
; count2[6]      ; 4              ;
; count2[15]     ; 3              ;
; count2[14]     ; 3              ;
; count2[2]      ; 3              ;
; count2[1]      ; 3              ;
; count2[3]      ; 3              ;
; LessThan4~259  ; 3              ;
; count2[7]      ; 3              ;
; count2[10]     ; 3              ;
; count2[9]      ; 3              ;
; count2[8]      ; 3              ;
; LessThan4~257  ; 3              ;
; count2[12]~513 ; 3              ;
; count1[12]~306 ; 3              ;
; count1[11]     ; 3              ;
; count1[10]     ; 3              ;
; count1[5]      ; 3              ;
; count1[6]      ; 3              ;
; count1[8]      ; 3              ;
; count1[7]      ; 3              ;
; count1[9]      ; 3              ;
; count2[0]      ; 2              ;
; nCS~529        ; 2              ;
; count2[13]     ; 2              ;
; count2[12]     ; 2              ;
; count2[11]     ; 2              ;
; count1[2]      ; 2              ;
; count1[1]      ; 2              ;
; count1[0]      ; 2              ;
; count1[4]      ; 2              ;
; count1[3]      ; 2              ;
; LessThan0~262  ; 2              ;
; count1[15]     ; 2              ;
; count1[14]     ; 2              ;
; count1[13]     ; 2              ;
; count1[12]     ; 2              ;
; nCS~reg0       ; 2              ;
; R_nC~reg0      ; 2              ;
; LessThan3~222  ; 1              ;
; nCS~535        ; 1              ;
; LessThan3~221  ; 1              ;
; nCS~534        ; 1              ;
+----------------+----------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 23 / 8,840 ( < 1 % )  ;
; Direct links               ; 15 / 11,506 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; LAB clocks                 ; 4 / 156 ( 3 % )       ;
; LUT chains                 ; 3 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 46 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 14 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 7.86) ; Number of LABs  (Total = 7) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 1                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 1                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 1                           ;
; 10                                         ; 4                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.29) ; Number of LABs  (Total = 7) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 6                           ;
; 1 Sync. clear                      ; 3                           ;
+------------------------------------+-----------------------------+