modulator_translate.nlf

来自「运用FPGA控制AD9957的操作」· NLF 代码 · 共 20 行

NLF
20 行
字号 
Release 8.1.03i - netgen I.27Copyright (c) 1995-2005 Xilinx, Inc.  All rights reserved.Command Line: netgen -intstyle ise -w -dir netgen/translate -ofmt verilog -sim
modulator.ngd modulator_translate.v  Reading design 'modulator.ngd' ...Flattening design ...Processing design ...   Preping design's networks ...  Preping design's macros ...Writing Verilog netlist file
'E:\work\modulator_single\netgen\translate\modulator_translate.v' ...INFO:NetListWriters:633 - The generated Verilog netlist contains Xilinx SIMPRIM
   simulation primitives and has to be used with SIMPRIM simulation library for
   correct compilation and simulation. Number of warnings: 0Number of info messages: 1Total memory usage is 57576 kilobytes

modulator_translate.nlf - 源码说明

本页面展示了「运用FPGA控制AD9957的操作」中的 modulator_translate.nlf 源码文件，采用 NLF 编程语言编写，共 20 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与FPGA相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?