manchesterdeencoder.hier_info

来自「基于FPGA/CPLD」· HIER_INFO 代码 · 共 25 行

|DigPll
reset => data_rise.ACLR
reset => clkx2_t.ACLR
reset => add.ACLR
reset => sub.ACLR
reset => clkx2_r.ACLR
reset => cnt[2].ACLR
reset => cnt[1].ACLR
reset => cnt[0].ACLR
reset => data_temp.ACLR
clkx16 => data_rise.CLK
clkx16 => clkx2_r.CLK
clkx16 => cnt[2].CLK
clkx16 => cnt[1].CLK
clkx16 => cnt[0].CLK
clkx16 => data_temp.CLK
clkx16 => sub.CLK
clkx16 => add.CLK
din => data_rise~0.IN1
din => clkx2_t.CLK
din => data_temp.DATAIN
clkx2 <= clkx2_r.DB_MAX_OUTPUT_PORT_TYPE