📄 buffer1.vhd
字号:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY BUFFER1 IS
PORT(EN:IN STD_LOGIC;
I:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
O:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END;
ARCHITECTURE ALG OF BUFFER1 IS
BEGIN
PROCESS(I,EN)
BEGIN
IF EN='0' THEN
O<=I;
ELSE
O<="ZZZZZZZZ";
END IF;
END PROCESS;
END;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -