fft.pin

关于FFT实现的Verilog代码

NC                           : B16       :        :                   :         : 1         :                
x2_re[6]                     : B17       : input  : LVTTL             :         : 4         : N              
out4[0]                      : B18       : output : LVTTL             :         : 4         : N              
NC                           : B19       :        :                   :         : 1         :                
out4[7]                      : B20       : output : LVTTL             :         : 4         : N              
NC                           : B21       :        :                   :         : 1         :                
out_im[4]                    : B22       : output : LVTTL             :         : 4         : N              
NC                           : B23       :        :                   :         : 1         :                
out3[5]                      : B24       : output : LVTTL             :         : 4         : N              
NC                           : B25       :        :                   :         : 1         :                
GND                          : B26       : gnd    :                   :         : 1         :                
out1_im1[1]                  : C1        : output : LVTTL             :         : 2         : N              
GND*                         : C2        :        :                   :         : 3         :                
GND*                         : C3        :        :                   :         : 3         :                
GND*                         : C4        :        :                   :         : 3         :                
NC                           : C5        :        :                   :         : 1         :                
NC                           : C6        :        :                   :         : 1         :                
out2_im[2]                   : C7        : output : LVTTL             :         : 3         : N              
NC                           : C8        :        :                   :         : 1         :                
out2_im1[1]                  : C9        : output : LVTTL             :         : 3         : N              
x1_im[6]                     : C10       : input  : LVTTL             :         : 3         : N              
out1_im[5]                   : C11       : output : LVTTL             :         : 3         : N              
out_im[7]                    : C12       : output : LVTTL             :         : 3         : N              
GND                          : C13       : gnd    :                   :         : 1         :                
VCCG_PLL5                    : C14       : power  :                   : 1.5V    : 1         :                
x2_im[5]                     : C15       : input  : LVTTL             :         : 4         : N              
x2_re[4]                     : C16       : input  : LVTTL             :         : 4         : N              
x2_im[7]                     : C17       : input  : LVTTL             :         : 4         : N              
w_im[6]                      : C18       : input  : LVTTL             :         : 4         : N              
NC                           : C19       :        :                   :         : 1         :                
out4[14]                     : C20       : output : LVTTL             :         : 4         : N              
out3[0]                      : C21       : output : LVTTL             :         : 4         : N              
out_im[1]                    : C22       : output : LVTTL             :         : 4         : N              
out_im[2]                    : C23       : output : LVTTL             :         : 4         : N              
out_im[0]                    : C24       : output : LVTTL             :         : 4         : N              
out4[4]                      : C25       : output : LVTTL             :         : 5         : N              
out3[7]                      : C26       : output : LVTTL             :         : 5         : N              
VCCIO2                       : D1        : power  :                   : 3.3V    : 2         :                
out1_im1[3]                  : D2        : output : LVTTL             :         : 2         : N              
GND*                         : D3        :        :                   :         : 3         :                
GND*                         : D4        :        :                   :         : 3         :                
GND*                         : D5        :        :                   :         : 3         :                
out2_im1[7]                  : D6        : output : LVTTL             :         : 3         : N              
NC                           : D7        :        :                   :         : 1         :                
NC                           : D8        :        :                   :         : 1         :                
GND                          : D9        :        :                   :         : 3         :                
out1_im1[6]                  : D10       : output : LVTTL             :         : 3         : N              
out1_im1[0]                  : D11       : output : LVTTL             :         : 3         : N              
x1_im[1]                     : D12       : input  : LVTTL             :         : 3         : N              
VCC_PLL5_OUTA                : D13       : power  :                   : 3.3V    : 9         :                
VCCA_PLL5                    : D14       : power  :                   : 1.5V    : 1         :                
TRST                         : D15       : input  :                   :         : 4         :                
x2_im[2]                     : D16       : input  : LVTTL             :         : 4         : N              
x2_im[6]                     : D17       : input  : LVTTL             :         : 4         : N              
out4[15]                     : D18       : output : LVTTL             :         : 4         : N              
NC                           : D19       :        :                   :         : 1         :                
out4[8]                      : D20       : output : LVTTL             :         : 4         : N              
out4[2]                      : D21       : output : LVTTL             :         : 4         : N              
GND*                         : D22       :        :                   :         : 4         :                
out3[6]                      : D23       : output : LVTTL             :         : 4         : N              
out_im[5]                    : D24       : output : LVTTL             :         : 5         : N              
out4[6]                      : D25       : output : LVTTL             :         : 5         : N              
VCCIO5                       : D26       : power  :                   : 3.3V    : 5         :                
NC                           : E1        :        :                   :         : 1         :                
NC                           : E2        :        :                   :         : 1         :                
out2_im1[6]                  : E3        : output : LVTTL             :         : 2         : N              
x1_im[7]                     : E4        : input  : LVTTL             :         : 2         : N              
out2_im1[5]                  : E5        : output : LVTTL             :         : 3         : N              
out2_im[5]                   : E6        : output : LVTTL             :         : 3         : N              
NC                           : E7        :        :                   :         : 1         :                
NC                           : E8        :        :                   :         : 1         :                
out2_im1[0]                  : E9        : output : LVTTL             :         : 3         : N              
out1_im[7]                   : E10       : output : LVTTL             :         : 3         : N              
x1_im[3]                     : E11       : input  : LVTTL             :         : 3         : N              
out_im[8]                    : E12       : output : LVTTL             :         : 9         : N              
out_im[12]                   : E13       : output : LVTTL             :         : 9         : N              
out_im[9]                    : E14       : output : LVTTL             :         : 9         : N              
TMS                          : E15       : input  :                   :         : 4         :                
x2_re[1]                     : E16       : input  : LVTTL             :         : 4         : N              
x2_re[2]                     : E17       : input  : LVTTL             :         : 4         : N              
w_re[1]                      : E18       : input  : LVTTL             :         : 4         : N              
NC                           : E19       :        :                   :         : 1         :                
NC                           : E20       :        :                   :         : 1         :                
out4[11]                     : E21       : output : LVTTL             :         : 4         : N              
out4[1]                      : E22       : output : LVTTL             :         : 4         : N              
out3[15]                     : E23       : output : LVTTL             :         : 5         : N              
out3[13]                     : E24       : output : LVTTL             :         : 5         : N              
NC                           : E25       :        :                   :         : 1         :                
NC                           : E26       :        :                   :         : 1         :                
GND*                         : F1        :        :                   :         : 2         :                
GND*                         : F2        :        :                   :         : 2         :                
x1_im[5]                     : F3        : input  : LVTTL             :         : 2         : N              
GND*                         : F4        :        :                   :         : 2         :                
out2_im[7]                   : F5        : output : LVTTL             :         : 3         : N              
out2_im1[3]                  : F6        : output : LVTTL             :         : 3         : N              
NC                           : F7        :        :                   :         : 1         :                
GND                          : F8        :        :                   :         : 1         :                
out1_im[1]                   : F9        : output : LVTTL             :         : 3         : N              
out1_im[3]                   : F10       : output : LVTTL             :         : 3         : N              
GND                          : F11       :        :                   :         : 3         :                
out_im[13]                   : F12       : output : LVTTL             :         : 9         : N              
out_im[6]                    : F13       : output : LVTTL             :         : 9         : N              
out_im[11]                   : F14       : output : LVTTL             :         : 9         : N              
w_re[3]                      : F15       : input  : LVTTL             :         : 4         : N              
~DATA0~                      : F16       : input  : LVTTL             :         : 4         : N              
x2_im[4]                     : F17       : input  : LVTTL             :         : 4         : N              
GND                          : F18       :        :                   :         : 4         :                
x2_im[0]                     : F19       : input  : LVTTL             :         : 4         : N              
NC                           : F20       :        :                   :         : 1         :                
out_im[3]                    : F21       : output : LVTTL             :         : 4         : N              
GND                          : F22       :        :                   :         : 4         :                
out3[9]                      : F23       : output : LVTTL             :         : 5         : N              
out3[12]                     : F24       : output : LVTTL             :         : 5         : N              
out3[11]                     : F25       : output : LVTTL             :         : 5         : N              
out_im[15]                   : F26       : output : LVTTL             :         : 5         : N              
GND*                         : G1        :        :                   :         : 2         :                
GND*                         : G2        :        :                   :         : 2         :                
GND*                         : G3        :        :                   :         : 2         :                
GND*                         : G4        :        :                   :         : 2         :                
GND*                         : G5        :        :                   :         : 2         :                
GND*                         : G6        :        :                   :         : 2         :                
NC                           : G7        :        :                   :         : 1         :                
GND                          : G8        : gnd    :                   :         : 1         :                
out1_im[4]                   : G9        : output : LVTTL             :         : 3         : N