📄 jsq.v
字号:
module jsq(clk,rst,c);
input clk,rst;
output c;
reg c;
reg [3:0]out;
always @(posedge clk)
begin
if (!rst)
begin
out<=4'b0;
c<=1'b0;
end
else if(out==11)
begin
out<=4'b0;
c<=1'b1;
end
else
c<=1'b0;
out<=out+1'b1;
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -