eeprom.tan.rpt

eeprom的Verilog HDL源代码

; N/A                                     ; 49.26 MHz ( period = 20.300 ns )                    ; main_state[2]~reg0  ; sh8in_state[2]~reg0      ; clk        ; clk      ; None                        ; None                      ; 19.200 ns               ;
; N/A                                     ; 49.26 MHz ( period = 20.300 ns )                    ; main_state[4]~reg0  ; sh8in_state[2]~reg0      ; clk        ; clk      ; None                        ; None                      ; 19.200 ns               ;
; N/A                                     ; 49.26 MHz ( period = 20.300 ns )                    ; main_state[7]~reg0  ; sh8in_state[2]~reg0      ; clk        ; clk      ; None                        ; None                      ; 19.200 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                     ;                          ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------+
; tsu                                                                                ;
+-------+--------------+------------+----------+--------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From     ; To                       ; To Clock ;
+-------+--------------+------------+----------+--------------------------+----------+
; N/A   ; None         ; 15.700 ns  ; data[1]  ; sh8out_buf[1]~reg0       ; clk      ;
; N/A   ; None         ; 14.900 ns  ; data[4]  ; sh8out_buf[4]~reg0       ; clk      ;
; N/A   ; None         ; 14.700 ns  ; data[6]  ; sh8out_buf[6]~reg0       ; clk      ;
; N/A   ; None         ; 14.200 ns  ; addr[2]  ; sh8out_buf[2]~reg0       ; clk      ;
; N/A   ; None         ; 14.000 ns  ; data[2]  ; sh8out_buf[2]~reg0       ; clk      ;
; N/A   ; None         ; 13.500 ns  ; data[0]  ; sh8out_buf[0]~reg0       ; clk      ;
; N/A   ; None         ; 13.300 ns  ; data[5]  ; sh8out_buf[5]~reg0       ; clk      ;
; N/A   ; None         ; 13.300 ns  ; addr[8]  ; sh8out_buf[1]~reg0       ; clk      ;
; N/A   ; None         ; 12.200 ns  ; addr[9]  ; sh8out_buf[2]~reg0       ; clk      ;
; N/A   ; None         ; 12.100 ns  ; data[7]  ; sh8out_buf[7]~reg0       ; clk      ;
; N/A   ; None         ; 12.100 ns  ; addr[7]  ; sh8out_buf[7]~reg0       ; clk      ;
; N/A   ; None         ; 12.100 ns  ; addr[5]  ; sh8out_buf[5]~reg0       ; clk      ;
; N/A   ; None         ; 11.400 ns  ; addr[10] ; sh8out_buf[3]~reg0       ; clk      ;
; N/A   ; None         ; 11.400 ns  ; addr[3]  ; sh8out_buf[3]~reg0       ; clk      ;
; N/A   ; None         ; 11.200 ns  ; addr[6]  ; sh8out_buf[6]~reg0       ; clk      ;
; N/A   ; None         ; 11.200 ns  ; data[3]  ; sh8out_buf[3]~reg0       ; clk      ;
; N/A   ; None         ; 10.900 ns  ; reset    ; sh8out_state.sh8out_bit1 ; clk      ;
; N/A   ; None         ; 10.900 ns  ; reset    ; sh8out_state.sh8out_bit4 ; clk      ;
; N/A   ; None         ; 10.600 ns  ; addr[1]  ; sh8out_buf[1]~reg0       ; clk      ;
; N/A   ; None         ; 10.400 ns  ; reset    ; sh8out_state.sh8out_bit5 ; clk      ;
; N/A   ; None         ; 10.200 ns  ; addr[4]  ; sh8out_buf[4]~reg0       ; clk      ;
; N/A   ; None         ; 10.200 ns  ; reset    ; sh8out_state.sh8out_bit2 ; clk      ;
; N/A   ; None         ; 10.200 ns  ; reset    ; sh8out_state.sh8out_bit3 ; clk      ;
; N/A   ; None         ; 10.100 ns  ; reset    ; sh8out_state.sh8out_bit0 ; clk      ;
; N/A   ; None         ; 9.800 ns   ; reset    ; link_read                ; clk      ;
; N/A   ; None         ; 9.700 ns   ; reset    ; sh8out_state.sh8out_bit6 ; clk      ;
; N/A   ; None         ; 9.100 ns   ; reset    ; sh8out_state.sh8out_bit7 ; clk      ;
; N/A   ; None         ; 7.600 ns   ; reset    ; stop_state.stop_bit      ; clk      ;
; N/A   ; None         ; 7.200 ns   ; reset    ; data_from_rm[5]          ; clk      ;
; N/A   ; None         ; 6.700 ns   ; reset    ; stop_state.stop_begin    ; clk      ;
; N/A   ; None         ; 6.600 ns   ; reset    ; sh8out_state.sh8out_end  ; clk      ;
; N/A   ; None         ; 6.500 ns   ; reset    ; stop_state.stop_end      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; sda      ; data_from_rm[5]          ; clk      ;
; N/A   ; None         ; 6.300 ns   ; reset    ; data_from_rm[0]          ; clk      ;
; N/A   ; None         ; 6.300 ns   ; reset    ; data_from_rm[1]          ; clk      ;
; N/A   ; None         ; 6.300 ns   ; reset    ; data_from_rm[2]          ; clk      ;
; N/A   ; None         ; 6.300 ns   ; reset    ; data_from_rm[3]          ; clk      ;
; N/A   ; None         ; 6.300 ns   ; reset    ; data_from_rm[4]          ; clk      ;
; N/A   ; None         ; 6.200 ns   ; reset    ; sh8out_buf[2]~reg0       ; clk      ;
; N/A   ; None         ; 6.200 ns   ; reset    ; sh8out_buf[3]~reg0       ; clk      ;
; N/A   ; None         ; 6.200 ns   ; reset    ; sh8in_state[8]~reg0      ; clk      ;
; N/A   ; None         ; 6.200 ns   ; reset    ; sh8in_state[9]~reg0      ; clk      ;
; N/A   ; None         ; 5.600 ns   ; reset    ; sh8out_buf[0]~reg0       ; clk      ;
; N/A   ; None         ; 5.600 ns   ; reset    ; sh8out_buf[1]~reg0       ; clk      ;
; N/A   ; None         ; 5.600 ns   ; reset    ; head_buf[1]              ; clk      ;
; N/A   ; None         ; 5.600 ns   ; reset    ; head_buf[0]              ; clk      ;
; N/A   ; None         ; 5.500 ns   ; sda      ; data_from_rm[6]          ; clk      ;
; N/A   ; None         ; 5.500 ns   ; sda      ; data_from_rm[7]          ; clk      ;
; N/A   ; None         ; 5.500 ns   ; reset    ; sh8out_buf[4]~reg0       ; clk      ;
; N/A   ; None         ; 5.500 ns   ; reset    ; sh8out_buf[6]~reg0       ; clk      ;
; N/A   ; None         ; 5.500 ns   ; reset    ; data_from_rm[6]          ; clk      ;
; N/A   ; None         ; 5.500 ns   ; reset    ; data_from_rm[7]          ; clk      ;
; N/A   ; None         ; 5.400 ns   ; sda      ; data_from_rm[0]          ; clk      ;
; N/A   ; None         ; 5.400 ns   ; reset    ; sh8out_buf[5]~reg0       ; clk      ;
; N/A   ; None         ; 5.400 ns   ; reset    ; sh8out_buf[7]~reg0       ; clk      ;
; N/A   ; None         ; 5.400 ns   ; reset    ; head_state[0]~reg0       ; clk      ;
; N/A   ; None         ; 5.400 ns   ; reset    ; head_state[1]~reg0       ; clk      ;
; N/A   ; None         ; 5.400 ns   ; reset    ; head_state[2]~reg0       ; clk      ;
; N/A   ; None         ; 5.200 ns   ; sda      ; data_from_rm[1]          ; clk