📄 eeprom.fit.rpt
字号:
; 35 ; ^nSTATUS ; ;
; 36 ; GND* ; ;
; 37 ; GND* ; ;
; 38 ; sh8in_state[2] ; LVTTL/LVCMOS ;
; 39 ; GND* ; ;
; 40 ; GND_INT ; ;
; 41 ; GND* ; ;
; 42 ; sh8in_state[5] ; LVTTL/LVCMOS ;
; 43 ; main_state[0] ; LVTTL/LVCMOS ;
; 44 ; GND* ; ;
; 45 ; VCC_IO ; ;
; 46 ; main_state[9] ; LVTTL/LVCMOS ;
; 47 ; GND* ; ;
; 48 ; main_state[2] ; LVTTL/LVCMOS ;
; 49 ; main_state[6] ; LVTTL/LVCMOS ;
; 50 ; VCC_INT ; ;
; 51 ; GND* ; ;
; 52 ; GND_INT ; ;
; 53 ; VCC_CKLK ; ;
; 54 ; wr ; LVTTL/LVCMOS ;
; 55 ; clk ; LVTTL/LVCMOS ;
; 56 ; addr[0] ; LVTTL/LVCMOS ;
; 57 ; GND_CKLK ; ;
; 58 ; GND_INT ; ;
; 59 ; GND* ; ;
; 60 ; head_state[0] ; LVTTL/LVCMOS ;
; 61 ; VCC_IO ; ;
; 62 ; addr[2] ; LVTTL/LVCMOS ;
; 63 ; GND* ; ;
; 64 ; GND* ; ;
; 65 ; sh8out_buf[6] ; LVTTL/LVCMOS ;
; 66 ; GND_INT ; ;
; 67 ; addr[5] ; LVTTL/LVCMOS ;
; 68 ; GND* ; ;
; 69 ; addr[8] ; LVTTL/LVCMOS ;
; 70 ; GND* ; ;
; 71 ; VCC_IO ; ;
; 72 ; addr[6] ; LVTTL/LVCMOS ;
; 73 ; addr[7] ; LVTTL/LVCMOS ;
; 74 ; ^nCONFIG ; ;
; 75 ; VCC_INT ; ;
; 76 ; ^MSEL1 ; ;
; 77 ; ^MSEL0 ; ;
; 78 ; GND* ; ;
; 79 ; sh8out_buf[7] ; LVTTL/LVCMOS ;
; 80 ; GND* ; ;
; 81 ; sh8out_buf[0] ; LVTTL/LVCMOS ;
; 82 ; sh8out_buf[4] ; LVTTL/LVCMOS ;
; 83 ; head_state[2] ; LVTTL/LVCMOS ;
; 84 ; GND_INT ; ;
; 85 ; VCC_INT ; ;
; 86 ; main_state[1] ; LVTTL/LVCMOS ;
; 87 ; head_state[1] ; LVTTL/LVCMOS ;
; 88 ; main_state[3] ; LVTTL/LVCMOS ;
; 89 ; data[4] ; LVTTL/LVCMOS ;
; 90 ; GND* ; ;
; 91 ; main_state[8] ; LVTTL/LVCMOS ;
; 92 ; GND* ; ;
; 93 ; GND_INT ; ;
; 94 ; VCC_IO ; ;
; 95 ; sh8in_state[8] ; LVTTL/LVCMOS ;
; 96 ; data[5] ; LVTTL/LVCMOS ;
; 97 ; sh8in_state[7] ; LVTTL/LVCMOS ;
; 98 ; GND* ; ;
; 99 ; sh8in_state[9] ; LVTTL/LVCMOS ;
; 100 ; data[3] ; LVTTL/LVCMOS ;
; 101 ; addr[3] ; LVTTL/LVCMOS ;
; 102 ; sh8out_buf[2] ; LVTTL/LVCMOS ;
; 103 ; VCC_INT ; ;
; 104 ; GND_INT ; ;
; 105 ; #TDI ; ;
; 106 ; ^nCE ; ;
; 107 ; ^DCLK ; ;
; 108 ; ^DATA0 ; ;
; 109 ; sh8out_buf[1] ; LVTTL/LVCMOS ;
; 110 ; sh8out_buf[3] ; LVTTL/LVCMOS ;
; 111 ; GND* ; ;
; 112 ; GND* ; ;
; 113 ; GND* ; ;
; 114 ; GND* ; ;
; 115 ; VCC_IO ; ;
; 116 ; GND* ; ;
; 117 ; scl ; LVTTL/LVCMOS ;
; 118 ; addr[9] ; LVTTL/LVCMOS ;
; 119 ; sh8out_buf[5] ; LVTTL/LVCMOS ;
; 120 ; addr[4] ; LVTTL/LVCMOS ;
; 121 ; GND* ; ;
; 122 ; GND* ; ;
; 123 ; GND_INT ; ;
; 124 ; rd ; LVTTL/LVCMOS ;
; 125 ; addr[1] ; LVTTL/LVCMOS ;
; 126 ; reset ; LVTTL/LVCMOS ;
; 127 ; VCC_INT ; ;
; 128 ; GND* ; ;
; 129 ; GND_INT ; ;
; 130 ; main_state[7] ; LVTTL/LVCMOS ;
; 131 ; GND* ; ;
; 132 ; GND* ; ;
; 133 ; GND* ; ;
; 134 ; VCC_IO ; ;
; 135 ; GND* ; ;
; 136 ; GND* ; ;
; 137 ; GND* ; ;
; 138 ; addr[10] ; LVTTL/LVCMOS ;
; 139 ; GND_INT ; ;
; 140 ; GND* ; ;
; 141 ; GND* ; ;
; 142 ; sh8in_state[4] ; LVTTL/LVCMOS ;
; 143 ; GND* ; ;
; 144 ; GND* ; ;
+-------+----------------+--------------+
+----------------------------------------------------------------------+
; Control Signals ;
+-------------------+---------+---------+---------------+--------------+
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+-------------------+---------+---------+---------------+--------------+
; link_sda ; LC1_E35 ; 4 ; Output enable ; Non-global ;
; link_read ; LC1_E32 ; 12 ; Output enable ; Non-global ;
; clk ; 55 ; 66 ; Clock ; Pin ;
; sh8out_buf[0]~505 ; LC2_E33 ; 25 ; Clock enable ; Non-global ;
; data_from_rm[6]~1 ; LC1_C26 ; 1 ; Clock enable ; Non-global ;
; data_from_rm[4]~3 ; LC4_C32 ; 1 ; Clock enable ; Non-global ;
; data_from_rm[7]~0 ; LC2_C26 ; 1 ; Clock enable ; Non-global ;
; data_from_rm[3]~4 ; LC3_C32 ; 1 ; Clock enable ; Non-global ;
; data_from_rm[2]~5 ; LC2_C32 ; 1 ; Clock enable ; Non-global ;
; data_from_rm[1]~6 ; LC1_C32 ; 1 ; Clock enable ; Non-global ;
; data_from_rm[0]~7 ; LC1_C27 ; 1 ; Clock enable ; Non-global ;
; data_from_rm[5]~2 ; LC3_C16 ; 1 ; Clock enable ; Non-global ;
+-------------------+---------+---------+---------------+--------------+
+------------------------------------+
; Global & Other Fast Signals ;
+---------+-------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+---------+-------+---------+--------+
; clk ; 55 ; 66 ; yes ;
; rd ; 124 ; 4 ; no ;
; wr ; 54 ; 4 ; no ;
; reset ; 126 ; 46 ; no ;
; addr[0] ; 56 ; 1 ; no ;
; addr[1] ; 125 ; 1 ; no ;
+---------+-------+---------+--------+
+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2 ; 12 ;
; 3 ; 2 ;
+--------+-------+
+---------------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------------------+---------+
; Name ; Fan-Out ;
+-----------------------------+---------+
; ff~278 ; 72 ;
; reset ; 46 ;
; scl~211 ; 43 ;
; sh8out_buf[0]~524 ; 25 ;
; main_state[1]~1163 ; 21 ;
; reduce_nor~1389 ; 21 ;
; main_state[0]~1162 ; 20 ;
; main_state[9]~1171 ; 18 ;
; reduce_nor~1392 ; 18 ;
; reduce_nor~1388 ; 18 ;
; reduce_nor~1386 ; 17 ;
; main_state[8]~1170 ; 16 ;
; main_state[10]~1172 ; 16 ;
; main_state[6]~1168 ; 16 ;
; reduce_nor~1377 ; 15 ;
; main_state[5]~1167 ; 14 ;
; Select~13198 ; 14 ;
; Select~13249 ; 14 ;
; Select~13207 ; 13 ;
; link_read~390 ; 12 ;
; sh8in_state[4]~116 ; 12 ;
; reduce_or~1097 ; 12 ;
; sh8in_state[2]~114 ; 12 ;
; sh8in_state[1]~113 ; 12 ;
; reduce_nor~1395 ; 11 ;
; sh8in_state[5]~117 ; 11 ;
; main_state[4]~1166 ; 11 ;
; Select~13257 ; 11 ;
; main_state[2]~1164 ; 11 ;
; main_state[3]~1165 ; 11 ;
; sh8out_state.sh8out_bit7~35 ; 10 ;
; sh8in_state[9]~121 ; 10 ;
; head_state[2]~154 ; 10 ;
; sh8out_state.sh8out_end~41 ; 9 ;
; Select~13258 ; 9 ;
; sh8in_state[7]~119 ; 9 ;
; sh8in_state[8]~120 ; 9 ;
; sh8in_state[6]~118 ; 9 ;
; sh8in_state[3]~115 ; 9 ;
; head_state[1]~153 ; 9 ;
; sh8out_buf[0]~513 ; 8 ;
; stop_state.stop_begin~17 ; 8 ;
; wf~191 ; 8 ;
; data_from_rm[7]~98 ; 8 ;
; sda ; 8 ;
; sh8in_state[0]~112 ; 8 ;
; head_state[0]~152 ; 8 ;
; sh8out_buf~523 ; 8 ;
; sh8out_buf[3]~516 ; 7 ;
; sh8out_state.sh8out_bit3~8 ; 7 ;
+-----------------------------+---------+
+------------------------------------------------------------------------------------------------------+
; Peripheral Signals ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+
; link_sda ; LC1_E35 ; Output enable ; no ; yes ; +ve ;
; link_read ; LC1_E32 ; Output enable ; no ; yes ; +ve ;
+-------------------+---------+---------------+-----------------+---------------------------+----------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 163 ;
; 1 ; 5 ;
; 2 ; 2 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 2 ;
; 6 ; 1 ;
; 7 ; 6 ;
; 8 ; 37 ;
+--------------------------+----------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -