📄 ads7844.pin
字号:
-- Copyright (C) 1991-2007 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files from any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- Bank 3: 3.3V
-- Bank 4: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
-- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
---------------------------------------------------------------------------------
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version
CHIP "ads7844" ASSIGNED TO AN: EP1C6Q240C6
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
GND* : 1 : : : : 1 :
addr[0] : 2 : output : 3.3-V LVTTL : : 1 : Y
addr[1] : 3 : output : 3.3-V LVTTL : : 1 : Y
addr[3] : 4 : output : 3.3-V LVTTL : : 1 : Y
GND* : 5 : : : : 1 :
control_word[0] : 6 : output : 3.3-V LVTTL : : 1 : Y
control_word[1] : 7 : output : 3.3-V LVTTL : : 1 : Y
control_word[2] : 8 : output : 3.3-V LVTTL : : 1 : Y
VCCIO1 : 9 : power : : 3.3V : 1 :
GND : 10 : gnd : : : :
control_word[3] : 11 : output : 3.3-V LVTTL : : 1 : Y
control_word[4] : 12 : output : 3.3-V LVTTL : : 1 : Y
control_word[5] : 13 : output : 3.3-V LVTTL : : 1 : Y
control_word[6] : 14 : output : 3.3-V LVTTL : : 1 : Y
control_word[7] : 15 : output : 3.3-V LVTTL : : 1 : Y
cs : 16 : output : 3.3-V LVTTL : : 1 : Y
cs_ad : 17 : output : 3.3-V LVTTL : : 1 : Y
cs_all : 18 : input : 3.3-V LVTTL : : 1 : Y
GND* : 19 : : : : 1 :
GND* : 20 : : : : 1 :
GND* : 21 : : : : 1 :
VCCIO1 : 22 : power : : 3.3V : 1 :
GND* : 23 : : : : 1 :
~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 24 : input : 3.3-V LVTTL : : 1 : N
DATA0 : 25 : input : : : 1 :
nCONFIG : 26 : : : : 1 :
VCCA_PLL1 : 27 : power : : 1.5V : :
clk : 28 : input : 3.3-V LVTTL : : 1 : Y
GND+ : 29 : : : : 1 :
GNDA_PLL1 : 30 : gnd : : : :
GNDG_PLL1 : 31 : gnd : : : :
nCEO : 32 : : : : 1 :
nCE : 33 : : : : 1 :
MSEL0 : 34 : : : : 1 :
MSEL1 : 35 : : : : 1 :
DCLK : 36 : bidir : : : 1 :
~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 37 : input : 3.3-V LVTTL : : 1 : N
GND* : 38 : : : : 1 :
GND* : 39 : : : : 1 :
GND : 40 : gnd : : : :
GND* : 41 : : : : 1 :
ad_do[0] : 42 : input : 3.3-V LVTTL : : 1 : Y
ad_do[1] : 43 : input : 3.3-V LVTTL : : 1 : Y
ad_do[2] : 44 : input : 3.3-V LVTTL : : 1 : Y
ad_do[3] : 45 : input : 3.3-V LVTTL : : 1 : Y
ad_do[4] : 46 : input : 3.3-V LVTTL : : 1 : Y
ad_do[5] : 47 : input : 3.3-V LVTTL : : 1 : Y
ad_do[6] : 48 : input : 3.3-V LVTTL : : 1 : Y
ad_do[7] : 49 : input : 3.3-V LVTTL : : 1 : Y
GND* : 50 : : : : 1 :
VCCIO1 : 51 : power : : 3.3V : 1 :
GND : 52 : gnd : : : :
di : 53 : output : 3.3-V LVTTL : : 1 : Y
GND* : 54 : : : : 1 :
GND* : 55 : : : : 1 :
stld : 56 : output : 3.3-V LVTTL : : 1 : Y
clk1 : 57 : output : 3.3-V LVTTL : : 1 : Y
GND* : 58 : : : : 1 :
GND* : 59 : : : : 1 :
GND* : 60 : : : : 1 :
d7[0] : 61 : output : 3.3-V LVTTL : : 4 : Y
d7[1] : 62 : output : 3.3-V LVTTL : : 4 : Y
d7[2] : 63 : output : 3.3-V LVTTL : : 4 : Y
d7[3] : 64 : output : 3.3-V LVTTL : : 4 : Y
d7[4] : 65 : output : 3.3-V LVTTL : : 4 : Y
d7[5] : 66 : output : 3.3-V LVTTL : : 4 : Y
GND* : 67 : : : : 4 :
d7[7] : 68 : output : 3.3-V LVTTL : : 4 : Y
GND : 69 : gnd : : : :
VCCIO4 : 70 : power : : 3.3V : 4 :
GND : 71 : gnd : : : :
VCCINT : 72 : power : : 1.5V : :
d7[8] : 73 : output : 3.3-V LVTTL : : 4 : Y
GND* : 74 : : : : 4 :
d7[9] : 75 : output : 3.3-V LVTTL : : 4 : Y
d7[10] : 76 : output : 3.3-V LVTTL : : 4 : Y
d7[11] : 77 : output : 3.3-V LVTTL : : 4 : Y
d7[12] : 78 : output : 3.3-V LVTTL : : 4 : Y
d7[13] : 79 : output : 3.3-V LVTTL : : 4 : Y
d7[14] : 80 : output : 3.3-V LVTTL : : 4 : Y
d7[15] : 81 : output : 3.3-V LVTTL : : 4 : Y
GND* : 82 : : : : 4 :
d0[0] : 83 : output : 3.3-V LVTTL : : 4 : Y
d0[1] : 84 : output : 3.3-V LVTTL : : 4 : Y
d0[2] : 85 : output : 3.3-V LVTTL : : 4 : Y
d0[3] : 86 : output : 3.3-V LVTTL : : 4 : Y
d0[4] : 87 : output : 3.3-V LVTTL : : 4 : Y
d0[5] : 88 : output : 3.3-V LVTTL : : 4 : Y
GND : 89 : gnd : : : :
VCCINT : 90 : power : : 1.5V : :
GND : 91 : gnd : : : :
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -