ads7844.map.rpt

来自「本源码介绍了ADS7844 AD转换芯片的VHDL控制器。」· RPT 代码 · 共 540 行 · 第 1/5 页

+---------------------------------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                          ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------+--------------+
; |ads7844                                     ; 134 (1)     ; 33           ; 1024        ; 82   ; 0            ; 101 (1)      ; 17 (0)            ; 16 (0)           ; 5 (0)           ; 0 (0)      ; |ads7844                                                                                                 ; work         ;
;    |addr_1:inst1|                            ; 12 (12)     ; 9            ; 0           ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |ads7844|addr_1:inst1                                                                                    ; work         ;
;    |cs_pulse:inst5|                          ; 5 (2)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 2 (1)             ; 3 (1)            ; 0 (0)           ; 0 (0)      ; |ads7844|cs_pulse:inst5                                                                                  ; work         ;
;       |cs_wide:inst|                         ; 3 (3)       ; 3            ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |ads7844|cs_pulse:inst5|cs_wide:inst                                                                     ; work         ;
;    |d_latch:inst6|                           ; 86 (0)      ; 0            ; 1024        ; 0    ; 0            ; 86 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6                                                                                   ; work         ;
;       |74138:inst70|                         ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|74138:inst70                                                                      ; work         ;
;       |74465:inst68|                         ; 40 (40)     ; 0            ; 0           ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|74465:inst68                                                                      ; work         ;
;       |74465:inst69|                         ; 40 (40)     ; 0            ; 0           ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|74465:inst69                                                                      ; work         ;
;       |altsyncram0:inst26|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst26                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst26|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_s7m1:auto_generated| ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst26|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated ; work         ;
;       |altsyncram0:inst28|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst28                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst28|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_s7m1:auto_generated| ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst28|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated ; work         ;
;       |altsyncram0:inst29|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst29                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst29|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_s7m1:auto_generated| ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst29|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated ; work         ;
;       |altsyncram0:inst30|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst30                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst30|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_s7m1:auto_generated| ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst30|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated ; work         ;
;       |altsyncram0:inst31|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst31                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst31|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_s7m1:auto_generated| ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst31|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated ; work         ;
;       |altsyncram0:inst32|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst32                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst32|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_s7m1:auto_generated| ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst32|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated ; work         ;
;       |altsyncram0:inst33|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst33                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst33|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_s7m1:auto_generated| ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst33|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated ; work         ;
;       |altsyncram0:inst34|                   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst34                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst34|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_s7m1:auto_generated| ; 0 (0)       ; 0            ; 128         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|d_latch:inst6|altsyncram0:inst34|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated ; work         ;
;    |fq:inst|                                 ; 6 (6)       ; 5            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |ads7844|fq:inst                                                                                         ; work         ;
;    |fq_cs:inst3|                             ; 10 (8)      ; 8            ; 0           ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |ads7844|fq_cs:inst3                                                                                     ; work         ;
;       |dff_2:u1|                             ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|fq_cs:inst3|dff_2:u1                                                                            ; work         ;
;       |dff_2:u2|                             ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|fq_cs:inst3|dff_2:u2                                                                            ; work         ;
;    |to_ad:inst4|                             ; 14 (0)      ; 6            ; 0           ; 0    ; 0            ; 8 (0)        ; 5 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |ads7844|to_ad:inst4                                                                                     ; work         ;
;       |74165b:inst|                          ; 14 (14)     ; 6            ; 0           ; 0    ; 0            ; 8 (8)        ; 5 (5)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |ads7844|to_ad:inst4|74165b:inst                                                                         ; work         ;
+----------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                       ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; d_latch:inst6|altsyncram0:inst26|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 16           ; 8            ; 16           ; 128  ; None ;
; d_latch:inst6|altsyncram0:inst28|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 16           ; 8            ; 16           ; 128  ; None ;
; d_latch:inst6|altsyncram0:inst29|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 16           ; 8            ; 16           ; 128  ; None ;
; d_latch:inst6|altsyncram0:inst30|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 16           ; 8            ; 16           ; 128  ; None ;
; d_latch:inst6|altsyncram0:inst31|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 16           ; 8            ; 16           ; 128  ; None ;
; d_latch:inst6|altsyncram0:inst32|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 16           ; 8            ; 16           ; 128  ; None ;
; d_latch:inst6|altsyncram0:inst33|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 16           ; 8            ; 16           ; 128  ; None ;
; d_latch:inst6|altsyncram0:inst34|altsyncram:altsyncram_component|altsyncram_s7m1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 16           ; 8            ; 16           ; 128  ; None ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ads7844|addr_1:inst1|current_state                                                                                                                                         ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+
; Name             ; current_state.s8 ; current_state.s7 ; current_state.s6 ; current_state.s5 ; current_state.s4 ; current_state.s3 ; current_state.s2 ; current_state.s1 ; current_state.s0 ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+
; current_state.s0 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ;
; current_state.s1 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 1                ;
; current_state.s2 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 1                ;
; current_state.s3 ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 1                ;
; current_state.s4 ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 1                ;
; current_state.s5 ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 1                ;
; current_state.s6 ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ;
; current_state.s7 ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ;
; current_state.s8 ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ;
+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+


+------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                       ;
+-------------------------------------------------+----------------------------------------+
; Register name                                   ; Reason for Removal                     ;
+-------------------------------------------------+----------------------------------------+
; inst6/inst51/lpm_shiftreg_component/dffs[0..15] ; Stuck at GND due to stuck port clear   ;
; inst6/inst47/lpm_shiftreg_component/dffs[0..15] ; Stuck at GND due to stuck port clear   ;
; inst6/inst43/lpm_shiftreg_component/dffs[0..15] ; Stuck at GND due to stuck port clear   ;
; inst6/inst39/lpm_shiftreg_component/dffs[0..15] ; Stuck at GND due to stuck port clear   ;
; inst6/inst35/lpm_shiftreg_component/dffs[0..15] ; Stuck at GND due to stuck port clear   ;
; inst6/inst22/lpm_shiftreg_component/dffs[0..15] ; Stuck at GND due to stuck port clear   ;
; inst6/inst1/lpm_shiftreg_component/dffs[0..15]  ; Stuck at GND due to stuck port clear   ;
; inst6/inst55/lpm_shiftreg_component/dffs[0..15] ; Stuck at GND due to stuck port clear   ;
; inst4/inst/101                                  ; Stuck at GND due to stuck port data_in ;
; inst4/inst/100                                  ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 130         ;                                        ;
+-------------------------------------------------+----------------------------------------+


+-------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                         ;
+----------------+---------------------------+----------------------------------------+
; Register name  ; Reason for Removal        ; Registers Removed due to This Register ;
+----------------+---------------------------+----------------------------------------+