led.hier_info

以两种结构编写的VHDL驱动LED 已通过调试

|led
q[7] <= q[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[6] <= q[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[5] <= q[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[4] <= q[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk => clk1.CLK
clk => \p0:count[0].CLK
clk => \p0:count[1].CLK
clk => \p0:count[2].CLK
clk => \p0:count[3].CLK
clk => \p0:count[4].CLK
clk => \p0:count[5].CLK
clk => \p0:count[6].CLK
clk => \p0:count[7].CLK
clk => \p0:count[8].CLK
clk => \p0:count[9].CLK
clk => \p0:count[10].CLK
clk => \p0:count[11].CLK
clk => \p0:count[12].CLK
clk => \p0:count[13].CLK
clk => \p0:count[14].CLK
clk => \p0:count[15].CLK
clk => \p0:count[16].CLK
clk => \p0:count[17].CLK
clk => \p0:count[18].CLK
clk => \p0:count[19].CLK
rest => p1~0.IN0