led.hier_info

以两种结构编写的VHDL驱动LED 已通过调试

|led
clkq => ledx:u1.main_clk
rst => ledy:u2.rst
q1[7] <= ledy:u2.q[7]
q1[6] <= ledy:u2.q[6]
q1[5] <= ledy:u2.q[5]
q1[4] <= ledy:u2.q[4]
q1[3] <= ledy:u2.q[3]
q1[2] <= ledy:u2.q[2]
q1[1] <= ledy:u2.q[1]
q1[0] <= ledy:u2.q[0]


|led|ledx:u1
clk <= temp~0.DB_MAX_OUTPUT_PORT_TYPE
main_clk => temp[0].CLK
main_clk => temp[1].CLK
main_clk => temp[2].CLK
main_clk => temp[3].CLK
main_clk => temp[4].CLK
main_clk => temp[5].CLK
main_clk => temp[6].CLK
main_clk => temp[7].CLK
main_clk => temp[8].CLK
main_clk => temp[9].CLK
main_clk => temp[10].CLK
main_clk => temp[11].CLK
main_clk => temp[12].CLK
main_clk => temp[13].CLK
main_clk => temp[14].CLK
main_clk => temp[15].CLK
main_clk => temp[16].CLK
main_clk => temp[17].CLK
main_clk => temp[18].CLK
main_clk => temp[19].CLK


|led|ledy:u2
clkin => temp[7].CLK
clkin => temp[6].CLK
clkin => temp[5].CLK
clkin => temp[4].CLK
clkin => temp[3].CLK
clkin => temp[2].CLK
clkin => temp[1].CLK
clkin => temp[0].CLK
rst => process0~0.IN0
q[7] <= temp[7].DB_MAX_OUTPUT_PORT_TYPE
q[6] <= temp[6].DB_MAX_OUTPUT_PORT_TYPE
q[5] <= temp[5].DB_MAX_OUTPUT_PORT_TYPE
q[4] <= temp[4].DB_MAX_OUTPUT_PORT_TYPE
q[3] <= temp[3].DB_MAX_OUTPUT_PORT_TYPE
q[2] <= temp[2].DB_MAX_OUTPUT_PORT_TYPE
q[1] <= temp[1].DB_MAX_OUTPUT_PORT_TYPE
q[0] <= temp[0].DB_MAX_OUTPUT_PORT_TYPE