led.fit.rpt

以两种结构编写的VHDL驱动LED 已通过调试

; 94       ; 5          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 95       ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 96       ; 7          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 97       ; 8          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 98       ; 9          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 99       ; 10         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 100      ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; LVTTL        ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; clkq ; 87    ; Input ; --    ; LVTTL        ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |led                       ; 29         ; 14   ; |led                ;
;    |ledx:u1|               ; 21         ; 0    ; |led|ledx:u1        ;
;    |ledy:u2|               ; 8          ; 0    ; |led|ledy:u2        ;
+----------------------------+------------+------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Control Signals                                                                                   ;
+-------------------+----------+---------+-------+--------+----------------------+------------------+
; Name              ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-------------------+----------+---------+-------+--------+----------------------+------------------+
; clkq              ; PIN_87   ; 20      ; Clock ; yes    ; On                   ; --               ;
; ledx:u1|clk~73bal ; LC40     ; 8       ; Clock ; no     ; --                   ; --               ;
; ledx:u1|temp[19]  ; LC36     ; 9       ; Clock ; no     ; --                   ; --               ;
+-------------------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clkq ; PIN_87   ; 20      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------+-------------+
; Name              ; Fan-Out     ;
+-------------------+-------------+
; ledx:u1|temp[1]   ; 21          ;
; ledx:u1|temp[0]   ; 21          ;
; ledx:u1|temp[2]   ; 20          ;
; ledx:u1|temp[3]   ; 19          ;
; ledx:u1|temp[4]   ; 18          ;
; ledx:u1|temp[5]   ; 17          ;
; ledx:u1|temp[6]   ; 16          ;
; ledx:u1|temp[7]   ; 15          ;
; ledx:u1|temp[9]   ; 13          ;
; ledx:u1|temp[8]   ; 13          ;
; ledx:u1|temp[10]  ; 12          ;
; ledx:u1|temp[11]  ; 11          ;
; ledx:u1|temp[12]  ; 10          ;
; ledx:u1|temp[19]  ; 9           ;
; ledx:u1|temp[13]  ; 9           ;
; rst               ; 8           ;
; ledx:u1|clk~73bal ; 8           ;
; ledx:u1|temp[14]  ; 8           ;
; ledx:u1|temp[15]  ; 7           ;
; ledx:u1|temp[17]  ; 5           ;
; ledx:u1|temp[16]  ; 5           ;
; ledx:u1|temp[18]  ; 4           ;
; ledy:u2|temp[7]   ; 2           ;
; ledy:u2|temp[6]   ; 2           ;
; ledy:u2|temp[5]   ; 2           ;
; ledy:u2|temp[4]   ; 2           ;
; ledy:u2|temp[3]   ; 2           ;
; ledy:u2|temp[2]   ; 2           ;
; ledy:u2|temp[1]   ; 2           ;
; ledy:u2|temp[0]   ; 2           ;
+-------------------+-------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 43 / 288 ( 15 % ) ;
; PIAs                       ; 43 / 288 ( 15 % ) ;