top_level.gyd

xilinx reference design for 1553B BUS analyer using

Pin Freeze File: XPLAOPT Version 3.45
; XCR3256XL-7CS280
a[0] T5
a[10] V5
a[11] W5
a[12] W4
a[13] W3
a[14] U6
a[15] T6
a[16] R6
a[17] W7
a[18] G1
a[19] U5
a[1] W10
a[20] U4
a[21] G2
a[22] G4
a[2] T9
a[3] U9
a[4] T8
a[5] V7
a[6] U7
a[7] T7
a[8] V6
a[9] W6
clk16 A10
d[0] A14
d[10] B12
d[11] D10
d[12] C9
d[13] B8
d[14] C7
d[15] B7
d[1] B13
d[2] D12
d[3] A12
d[4] C10
d[5] C8
d[6] D7
d[7] A7
d[8] C13
d[9] A13
din_pri B1
flash_cs0n E14
flash_wr_protect H2
io42 M3
io44 N1
io6 E6
io7 D6
io8 B6
io9 A6
led0_sel F5
led1_sel F3
led2_sel F4
led3_sel G3
oen D14
reset_button K4
reset_memn T13
rwn J2
sp_a[10] F17
sp_a[11] H17
sp_a[12] M18
sp_a[13] L17
sp_a[14] E18
sp_a[15] K18
sp_a[16] H19
sp_a[17] L16
sp_a[18] M17
sp_a[19] E19
sp_a[1] T17
sp_a[20] F19
sp_a[21] H18
sp_a[22] J18
sp_a[23] L18
sp_a[2] R16
sp_a[3] R17
sp_a[4] N16
sp_a[5] M16
sp_a[6] R19
sp_a[7] N18
sp_a[8] K17
sp_a[9] J17
sp_a_0 U19
sp_cs0n B19
sp_cs1n G16
sp_d[0] V16
sp_d[10] U15
sp_d[11] C16
sp_d[12] A16
sp_d[13] B17
sp_d[14] B18
sp_d[15] F15
sp_d[1] W15
sp_d[2] T15
sp_d[3] D15
sp_d[4] E15
sp_d[5] A15
sp_d[6] A17
sp_d[7] A18
sp_d[8] V15
sp_d[9] T16
sp_oen G17
sp_wen F18
sram_cs1n K2
sram_low_byten K3
sram_upper_byten J3
test_out A4