📄 kkk.tbw
字号:
version 3
e:\program files\xilinx ise 7.1i\new folder\yibutongxin\yibutongxin.vhd
yibutongxin
VHDL
VHDL
kkk.xwv
Clocked
-
-
1000000000
ns
GSR:false
PRLD:false
100000000
CLOCK_LIST_BEGIN
rxclk
100000000
100000000
15000000
15000000
0
RISING
CLOCK_LIST_END
SIGNAL_LIST_BEGIN
d
rxclk
fe
rxclk
ldrb
rxclk
ldsr
rxclk
rxbuff
rxclk
sclk
rxclk
sin
rxclk
tran
rxclk
txclk
rxclk
SIGNAL_LIST_END
SIGNALS_NOT_ON_DISPLAY
d_DIFF
fe_DIFF
SIGNALS_NOT_ON_DISPLAY_END
MARKER_LIST_BEGIN
MARKER_LIST_END
MEASURE_LIST_BEGIN
MEASURE_LIST_END
SIGNAL_ORDER_BEGIN
SIGNAL_ORDER_END
-X-X-X-
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -