readme.txt

来自「用VHDL硬件描述语言实现的良好运行的三分频电路」· 文本 代码 · 共 3 行

运行环境：Maxplus II 10.2.07

占空比为1：1的3分频电路，利用时钟上升沿和下降沿分别进行占空比为1：2的3分频，得到clka、clkb ; ，将结果或一下：clkout <= clka or clkb ; 从而得到最终结果clkout。