dds.tap

FPGA中实现基于查找表方式（LUT）的DDS实现

n work dds verilog;

gi addr_acc[0];
ai .slack_logic 979.989 ;
gp Q[0];
ap .slack_logic 979.989 ;
gp D[0];
ap .slack_logic 997.038 ;
gp C;
ap .is_clock 1;

gi addr_acc[1];
ai .slack_logic 980.689 ;
gp Q[0];
ap .slack_logic 980.689 ;
gp D[0];
ap .slack_logic 995.836 ;
gp C;
ap .is_clock 1;

gi addr_acc[2];
ai .slack_logic 982.515 ;
gp Q[0];
ap .slack_logic 982.515 ;
gp D[0];
ap .slack_logic 994.044 ;
gp C;
ap .is_clock 1;

gi addr_acc[3];
ai .slack_logic 984.277 ;
gp Q[0];
ap .slack_logic 984.277 ;
gp D[0];
ap .slack_logic 992.218 ;
gp C;
ap .is_clock 1;

gi addr_acc[4];
ai .slack_logic 986.167 ;
gp Q[0];
ap .slack_logic 986.167 ;
gp D[0];
ap .slack_logic 990.392 ;
gp C;
ap .is_clock 1;

gi addr_acc[5];
ai .slack_logic 988.146 ;
gp Q[0];
ap .slack_logic 988.525 ;
gp D[0];
ap .slack_logic 988.146 ;
gp C;
ap .is_clock 1;

gi addr_acc[6];
ai .slack_logic 985.788 ;
gp Q[0];
ap .slack_logic 990.883 ;
gp D[0];
ap .slack_logic 985.788 ;
gp C;
ap .is_clock 1;

gi addr_acc[7];
ai .slack_logic 983.430 ;
gp Q[0];
ap .slack_logic 993.240 ;
gp D[0];
ap .slack_logic 983.430 ;
gp C;
ap .is_clock 1;

gi addr_acc[8];
ai .slack_logic 981.492 ;
gp Q[0];
ap .slack_logic 992.570 ;
gp D[0];
ap .slack_logic 981.492 ;
gp C;
ap .is_clock 1;

gi addr_acc[9];
ai .slack_logic 979.989 ;
gp Q[0];
ap .slack_logic 993.746 ;
gp D[0];
ap .slack_logic 979.989 ;
gp C;
ap .is_clock 1;
av syn_information_type logic;