dds.plg

来自「FPGA中实现基于查找表方式（LUT）的DDS实现」· PLG 代码 · 共 10 行

@P:  Worst Slack : 979.989
@P:  dds|clk - Estimated Frequency : 50.0 MHz
@P:  dds|clk - Requested Frequency : 1.0 MHz
@P:  dds|clk - Estimated Period : 20.011
@P:  dds|clk - Requested Period : 1000.000
@P:  dds|clk - Slack : 979.989
@P:  Total Area : 114.0
@P:  Total Area : 114.0
@P:  CPU Time : 0h:00m:00s