_primary.vhd
来自「FPGA中实现基于查找表方式(LUT)的DDS实现」· VHDL 代码 · 共 5 行
VHD
5 行
library verilog;use verilog.vl_types.all;entity dds_tb isend dds_tb;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?