rcvr.fit.rpt

基于vhdl 的串行接口 具有完整的程序

; din[3]  ; Input    ; ON            ; --            ;
; din[4]  ; Input    ; ON            ; --            ;
; din[5]  ; Input    ; ON            ; --            ;
; din[6]  ; Input    ; ON            ; --            ;
; din[7]  ; Input    ; ON            ; --            ;
; sdo     ; Output   ; --            ; --            ;
; dout[7] ; Output   ; --            ; --            ;
; dout[6] ; Output   ; --            ; --            ;
; dout[5] ; Output   ; --            ; --            ;
; dout[4] ; Output   ; --            ; --            ;
; dout[3] ; Output   ; --            ; --            ;
; dout[2] ; Output   ; --            ; --            ;
; dout[1] ; Output   ; --            ; --            ;
; dout[0] ; Output   ; --            ; --            ;
+---------+----------+---------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                    ;
+--------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                     ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; clk                      ; PIN_18        ; 31      ; Clock                      ; yes    ; Global clock         ; GCLK0            ;
; rcvr:inst|LessThan~68    ; LC_X10_Y10_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rcvr:inst|clk16x         ; LC_X5_Y9_N9   ; 4       ; Clock                      ; no     ; --                   ; --               ;
; rcvr:inst|clk1x          ; LC_X10_Y5_N6  ; 21      ; Clock                      ; yes    ; Global clock         ; GCLK1            ;
; rcvr:inst|clk1x_enable   ; LC_X6_Y9_N5   ; 13      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
; rcvr:inst|clk1x~0        ; LC_X10_Y8_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; rcvr:inst|process3~0     ; LC_X6_Y9_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; rcvr:inst|rbr[7]~47      ; LC_X9_Y10_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; rcvr:inst|reduce_nor~0   ; LC_X5_Y9_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; rcvr:inst|reduce_nor~106 ; LC_X9_Y9_N2   ; 1       ; Async. clear               ; no     ; --                   ; --               ;
; txt:inst1|clk16x         ; LC_X3_Y8_N2   ; 4       ; Clock                      ; no     ; --                   ; --               ;
; txt:inst1|clk1x          ; LC_X6_Y7_N6   ; 14      ; Clock                      ; yes    ; Global clock         ; GCLK2            ;
; txt:inst1|clk1x_enable   ; LC_X2_Y8_N1   ; 14      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
; txt:inst1|clk1x~0        ; LC_X2_Y7_N4   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; txt:inst1|reduce_nor~0   ; LC_X3_Y8_N5   ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; txt:inst1|reduce_nor~3   ; LC_X1_Y8_N9   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; txt:inst1|tsr[0]~642     ; LC_X2_Y8_N2   ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; wrn                      ; PIN_37        ; 9       ; Clock                      ; yes    ; Global clock         ; GCLK3            ;
+--------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                        ;
+-----------------+--------------+---------+----------------------+------------------+
; Name            ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------+--------------+---------+----------------------+------------------+
; clk             ; PIN_18       ; 31      ; Global clock         ; GCLK0            ;
; rcvr:inst|clk1x ; LC_X10_Y5_N6 ; 21      ; Global clock         ; GCLK1            ;
; txt:inst1|clk1x ; LC_X6_Y7_N6  ; 14      ; Global clock         ; GCLK2            ;
; wrn             ; PIN_37       ; 9       ; Global clock         ; GCLK3            ;
+-----------------+--------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                      ;
+----------------------------------------------------------------------------+---------+
; Name                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------+---------+
; txt:inst1|clk1x_enable                                                     ; 15      ;
; rcvr:inst|clk1x_enable                                                     ; 14      ;
; rcvr:inst|LessThan~68                                                      ; 8       ;
; txt:inst1|reduce_nor~4                                                     ; 8       ;
; rcvr:inst|rbr[7]~47                                                        ; 8       ;
; txt:inst1|lpm_counter:no_bits_sent_rtl_0|cntr_p47:auto_generated|safe_q[1] ; 8       ;
; txt:inst1|lpm_counter:no_bits_sent_rtl_0|cntr_p47:auto_generated|safe_q[0] ; 8       ;
; txt:inst1|lpm_counter:no_bits_sent_rtl_0|cntr_p47:auto_generated|safe_q[3] ; 8       ;
; txt:inst1|lpm_counter:no_bits_sent_rtl_0|cntr_p47:auto_generated|safe_q[2] ; 8       ;
; txt:inst1|tsr[0]~642                                                       ; 7       ;
; rcvr:inst|counter1[0]                                                      ; 4       ;
; rcvr:inst|add~167COUT                                                      ; 4       ;
; rcvr:inst|clk16x                                                           ; 4       ;
; txt:inst1|add~163COUT                                                      ; 4       ;
; txt:inst1|clk16x                                                           ; 4       ;
; rcvr:inst|lpm_counter:no_bits_rcvd_rtl_1|cntr_p47:auto_generated|safe_q[3] ; 4       ;
; rcvr:inst|lpm_counter:no_bits_rcvd_rtl_1|cntr_p47:auto_generated|safe_q[0] ; 4       ;
; rcvr:inst|lpm_counter:no_bits_rcvd_rtl_1|cntr_p47:auto_generated|safe_q[2] ; 4       ;
; rcvr:inst|lpm_counter:no_bits_rcvd_rtl_1|cntr_p47:auto_generated|safe_q[1] ; 4       ;
; rcvr:inst|reduce_nor~0                                                     ; 3       ;
; txt:inst1|reduce_nor~0                                                     ; 3       ;
; rcvr:inst|counter2[0]                                                      ; 3       ;
; rcvr:inst|reduce_nor~105                                                   ; 3       ;
; rcvr:inst|reduce_nor~104                                                   ; 3       ;
; txt:inst1|counter2[0]                                                      ; 3       ;
; txt:inst1|reduce_nor~96                                                    ; 3       ;
; txt:inst1|reduce_nor~95                                                    ; 3       ;
; txt:inst1|tsr[7]                                                           ; 2       ;
; rcvr:inst|counter1[4]                                                      ; 2       ;
; rcvr:inst|counter1[1]                                                      ; 2       ;
; txt:inst1|counter1[4]                                                      ; 2       ;
; txt:inst1|counter1[1]                                                      ; 2       ;
; rcvr:inst|rxd1                                                             ; 2       ;
; txt:inst1|wrn1                                                             ; 2       ;
; rcvr:inst|counter2[1]                                                      ; 2       ;
; rcvr:inst|counter2[2]                                                      ; 2       ;
; rcvr:inst|counter2[3]                                                      ; 2       ;
; rcvr:inst|counter2[8]                                                      ; 2       ;
; rcvr:inst|counter2[5]                                                      ; 2       ;
; rcvr:inst|counter2[6]                                                      ; 2       ;
; txt:inst1|counter2[1]                                                      ; 2       ;
; txt:inst1|counter2[2]                                                      ; 2       ;
; txt:inst1|counter2[3]                                                      ; 2       ;
; txt:inst1|counter2[8]                                                      ; 2       ;
; txt:inst1|counter2[5]                                                      ; 2       ;
; txt:inst1|counter2[6]                                                      ; 2       ;
; rcvr:inst|rsr[0]                                                           ; 2       ;
; rcvr:inst|rsr[1]                                                           ; 2       ;
; rcvr:inst|rsr[2]                                                           ; 2       ;
; rcvr:inst|rsr[3]                                                           ; 2       ;
+----------------------------------------------------------------------------+---------+


+--------------------------------------------------+
; Interconnect Usage Summary                       ;
+----------------------------+---------------------+
; Interconnect Resource Type ; Usage               ;
+----------------------------+---------------------+
; C4s                        ; 36 / 2,870 ( 1 % )  ;
; Direct links               ; 54 / 3,938 ( 1 % )  ;
; Global clocks              ; 4 / 4 ( 100 % )     ;
; LAB clocks                 ; 18 / 72 ( 25 % )    ;
; LUT chains                 ; 4 / 1,143 ( < 1 % ) ;
; Local interconnects        ; 107 / 3,938 ( 2 % ) ;
; R4s                        ; 31 / 2,832 ( 1 % )  ;
+----------------------------+---------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 5.23) ; Number of LABs  (Total = 22) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 9                            ;
; 2                                          ; 1                            ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 1                            ;