xccpld.xml

通过PC104访问内存地址

<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/xc9500/data/xmlReport9k.dtd">
<document><ascFile>xccpld.rpt</ascFile><devFile>C:/Xilinx/xc9500/data/xc9536.chp</devFile><mfdFile>xccpld.mfd</mfdFile><htmlFile logo="xc9500_logo.jpg" pin_legend="pinlegend.htm" logic_legend="logiclegend.htm"/><header pkg="VQ44" date=" 1-12-2008" time="  9:22AM" speed="-10" design="xccpld" device="XC9536" status="1" eqnType="1" version="1.0" statusStr="Successful" swVersion="H.42"/><inputs id="A19_SPECSIG" userloc="P28"/><inputs id="A18_SPECSIG" userloc="P27"/><inputs id="A15_SPECSIG" userloc="P21"/><inputs id="A12_SPECSIG" userloc="P18"/><inputs id="A9_SPECSIG" userloc="P13"/><inputs id="A13_SPECSIG" userloc="P19"/><inputs id="A11_SPECSIG" userloc="P16"/><inputs id="A10_SPECSIG" userloc="P14"/><inputs id="A14_SPECSIG" userloc="P20"/><inputs id="A16_SPECSIG" userloc="P22"/><inputs id="A17_SPECSIG" userloc="P23"/><inputs id="IRQ9" userloc="P32"/><inputs id="SMEMR" userloc="P29"/><inputs id="SMEMW" userloc="P30"/><pin id="FB1_MC1_PIN40" pinnum="40"/><pin id="FB1_MC2_PIN41" pinnum="41"/><pin id="FB1_MC3_PIN43" pinnum="43"/><pin id="FB1_MC4_PIN42" pinnum="42"/><pin id="FB1_MC5_PIN44" pinnum="44"/><pin id="FB1_MC6_PIN2" use="O" pinnum="2" signal="DEFSUP"/><pin id="FB1_MC7_PIN1" use="O" pinnum="1" signal="RST"/><pin id="FB1_MC8_PIN3" use="O" pinnum="3" signal="IRQ"/><pin id="FB1_MC9_PIN5" use="O" pinnum="5" signal="ALE"/><pin id="FB1_MC10_PIN6" use="O" pinnum="6" signal="WR"/><pin id="FB1_MC11_PIN7" use="O" pinnum="7" signal="RD"/><pin id="FB1_MC12_PIN8" use="O" pinnum="8" signal="CS"/><pin id="FB1_MC13_PIN12" pinnum="12"/><pin id="FB1_MC14_PIN13" use="I" pinnum="13" signal="A9_SPECSIG"/><pin id="FB1_MC15_PIN14" use="I" pinnum="14" signal="A10_SPECSIG"/><pin id="FB1_MC16_PIN16" use="I" pinnum="16" signal="A11_SPECSIG"/><pin id="FB1_MC17_PIN18" use="I" pinnum="18" signal="A12_SPECSIG"/><pin id="FB2_MC1_PIN39" pinnum="39"/><pin id="FB2_MC2_PIN38" pinnum="38"/><pin id="FB2_MC3_PIN36" pinnum="36"/><pin id="FB2_MC4_PIN37" pinnum="37"/><pin id="FB2_MC5_PIN34" pinnum="34"/><pin id="FB2_MC6_PIN33" pinnum="33"/><pin id="FB2_MC7_PIN32" use="I" pinnum="32" signal="IRQ9"/><pin id="FB2_MC8_PIN31" pinnum="31"/><pin id="FB2_MC9_PIN30" use="I" pinnum="30" signal="SMEMW"/><pin id="FB2_MC10_PIN29" use="I" pinnum="29" signal="SMEMR"/><pin id="FB2_MC11_PIN28" use="I" pinnum="28" signal="A19_SPECSIG"/><pin id="FB2_MC12_PIN27" use="I" pinnum="27" signal="A18_SPECSIG"/><pin id="FB2_MC13_PIN23" use="I" pinnum="23" signal="A17_SPECSIG"/><pin id="FB2_MC14_PIN22" use="I" pinnum="22" signal="A16_SPECSIG"/><pin id="FB2_MC15_PIN21" use="I" pinnum="21" signal="A15_SPECSIG"/><pin id="FB2_MC16_PIN20" use="I" pinnum="20" signal="A14_SPECSIG"/><pin id="FB2_MC17_PIN19" use="I" pinnum="19" signal="A13_SPECSIG"/><fblock id="FB1" pinUse="11" inputUse="14"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN40"/><macrocell id="FB1_MC2" pin="FB1_MC2_PIN41"/><macrocell id="FB1_MC3" pin="FB1_MC3_PIN43"/><macrocell id="FB1_MC4" pin="FB1_MC4_PIN42"/><macrocell id="FB1_MC5" pin="FB1_MC5_PIN44"/><macrocell id="FB1_MC6" pin="FB1_MC6_PIN2" sigUse="0" signal="DEFSUP"/><macrocell id="FB1_MC7" pin="FB1_MC7_PIN1" sigUse="0" signal="RST"/><macrocell id="FB1_MC8" pin="FB1_MC8_PIN3" sigUse="1" signal="IRQ"><pterms pt1="FB1_8_1"/></macrocell><macrocell id="FB1_MC9" pin="FB1_MC9_PIN5" sigUse="11" signal="ALE"><pterms pt1="FB1_9_1"/></macrocell><macrocell id="FB1_MC10" pin="FB1_MC10_PIN6" sigUse="1" signal="WR"><pterms pt1="FB1_10_1"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN7" sigUse="1" signal="RD"><pterms pt1="FB1_11_1"/></macrocell><macrocell id="FB1_MC12" pin="FB1_MC12_PIN8" sigUse="11" signal="CS"><pterms pt1="FB1_12_1"/></macrocell><macrocell id="FB1_MC13" pin="FB1_MC13_PIN12"/><macrocell id="FB1_MC14" pin="FB1_MC14_PIN13"/><macrocell id="FB1_MC15" pin="FB1_MC15_PIN14"/><macrocell id="FB1_MC16" pin="FB1_MC16_PIN16"/><macrocell id="FB1_MC17" pin="FB1_MC17_PIN18"/><macrocell id="FB1_MC18"/><fbinput id="FB1_I1" signal="A10_SPECSIG"/><fbinput id="FB1_I2" signal="A11_SPECSIG"/><fbinput id="FB1_I3" signal="A12_SPECSIG"/><fbinput id="FB1_I4" signal="A13_SPECSIG"/><fbinput id="FB1_I5" signal="A14_SPECSIG"/><fbinput id="FB1_I6" signal="A15_SPECSIG"/><fbinput id="FB1_I7" signal="A16_SPECSIG"/><fbinput id="FB1_I8" signal="A17_SPECSIG"/><fbinput id="FB1_I9" signal="A18_SPECSIG"/><fbinput id="FB1_I10" signal="A19_SPECSIG"/><fbinput id="FB1_I11" signal="A9_SPECSIG"/><fbinput id="FB1_I12" signal="IRQ9"/><fbinput id="FB1_I13" signal="SMEMR"/><fbinput id="FB1_I14" signal="SMEMW"/><pterm id="FB1_8_1"><signal id="IRQ9"/></pterm><pterm id="FB1_9_1"><signal id="A19_SPECSIG"/><signal id="A18_SPECSIG"/><signal id="A15_SPECSIG"/><signal id="A12_SPECSIG"/><signal id="A9_SPECSIG" negated="ON"/><signal id="A13_SPECSIG" negated="ON"/><signal id="A11_SPECSIG" negated="ON"/><signal id="A10_SPECSIG" negated="ON"/><signal id="A17_SPECSIG" negated="ON"/><signal id="A16_SPECSIG" negated="ON"/><signal id="A14_SPECSIG" negated="ON"/></pterm><pterm id="FB1_10_1"><signal id="SMEMW"/></pterm><pterm id="FB1_11_1"><signal id="SMEMR"/></pterm><pterm id="FB1_12_1"><signal id="A19_SPECSIG"/><signal id="A18_SPECSIG"/><signal id="A15_SPECSIG"/><signal id="A12_SPECSIG"/><signal id="A9_SPECSIG" negated="ON"/><signal id="A13_SPECSIG" negated="ON"/><signal id="A11_SPECSIG" negated="ON"/><signal id="A10_SPECSIG" negated="ON"/><signal id="A17_SPECSIG" negated="ON"/><signal id="A16_SPECSIG" negated="ON"/><signal id="A14_SPECSIG" negated="ON"/></pterm><equation id="DEFSUP" userloc="P2"><d2><eq_pterm ptindx="GND"/></d2></equation><equation id="RST" userloc="P1"><d2><eq_pterm ptindx="VCC"/></d2></equation><equation id="IRQ" userloc="P3"><d2><eq_pterm ptindx="FB1_8_1"/></d2></equation><equation id="ALE" userloc="P5"><d2><eq_pterm ptindx="FB1_9_1"/></d2></equation><equation id="WR" userloc="P6"><d2><eq_pterm ptindx="FB1_10_1"/></d2></equation><equation id="RD" userloc="P7"><d2><eq_pterm ptindx="FB1_11_1"/></d2></equation><equation id="CS" negated="ON" userloc="P8"><d2><eq_pterm ptindx="FB1_12_1"/></d2></equation></fblock><fblock id="FB2" pinUse="10" inputUse="0"><macrocell id="FB2_MC1" pin="FB2_MC1_PIN39"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN38"/><macrocell id="FB2_MC3" pin="FB2_MC3_PIN36"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN37"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN34"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN33"/><macrocell id="FB2_MC7" pin="FB2_MC7_PIN32"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN31"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN30"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN29"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN28"/><macrocell id="FB2_MC12" pin="FB2_MC12_PIN27"/><macrocell id="FB2_MC13" pin="FB2_MC13_PIN23"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN22"/><macrocell id="FB2_MC15" pin="FB2_MC15_PIN21"/><macrocell id="FB2_MC16" pin="FB2_MC16_PIN20"/><macrocell id="FB2_MC17" pin="FB2_MC17_PIN19"/><macrocell id="FB2_MC18"/></fblock><vcc/><gnd/><compOpts loc="ON" uim="ON" part="xc9536-10-VQ44" prld="LOW" slew="FAST" mlopt="ON" power="STD" gsropt="ON" gtsopt="ON" inputs="36" keepio="OFF" pinfbk="ON" pterms="25" unused="OFF" exhaust="OFF" gclkopt="ON" wysiwyg="OFF" ignorets="OFF" localfbk="ON" optimize="SPEED"/><specSig value="A&lt;19&gt;" signal="A19_SPECSIG"/><specSig value="A&lt;18&gt;" signal="A18_SPECSIG"/><specSig value="A&lt;15&gt;" signal="A15_SPECSIG"/><specSig value="A&lt;12&gt;" signal="A12_SPECSIG"/><specSig value="A&lt;9&gt;" signal="A9_SPECSIG"/><specSig value="A&lt;13&gt;" signal="A13_SPECSIG"/><specSig value="A&lt;11&gt;" signal="A11_SPECSIG"/><specSig value="A&lt;10&gt;" signal="A10_SPECSIG"/><specSig value="A&lt;14&gt;" signal="A14_SPECSIG"/><specSig value="A&lt;16&gt;" signal="A16_SPECSIG"/><specSig value="A&lt;17&gt;" signal="A17_SPECSIG"/></document>