microwave_timer.tan.rpt

该芯片的功能是： ① 有一复位开关

+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1S10F484C5       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; test            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; set_time        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------------------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                     ; To                                     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 52.23 MHz ( period = 19.146 ns )                    ; loader:u1|load_val[11]                   ; timer:u2|counter4:u2|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 2.224 ns                ;
; N/A                                     ; 61.30 MHz ( period = 16.312 ns )                    ; loader:u1|load_val[10]                   ; timer:u2|counter4:u2|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 0.825 ns                ;
; N/A                                     ; 62.13 MHz ( period = 16.094 ns )                    ; loader:u1|load_val[0]                    ; timer:u2|counter4:u0|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 0.745 ns                ;
; N/A                                     ; 62.27 MHz ( period = 16.060 ns )                    ; loader:u1|load_val[4]                    ; timer:u2|counter4:u1|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 0.719 ns                ;
; N/A                                     ; 62.45 MHz ( period = 16.014 ns )                    ; loader:u1|load_val[13]                   ; timer:u2|counter4:u3|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 0.720 ns                ;
; N/A                                     ; 62.83 MHz ( period = 15.916 ns )                    ; loader:u1|load_val[1]                    ; timer:u2|counter4:u0|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 0.658 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; loader:u1|load_val[12]                   ; timer:u2|counter4:u3|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 0.560 ns                ;
; N/A                                     ; 62.96 MHz ( period = 15.884 ns )                    ; loader:u1|load_val[15]                   ; timer:u2|counter4:u3|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 0.553 ns                ;
; N/A                                     ; 63.45 MHz ( period = 15.760 ns )                    ; loader:u1|load_val[8]                    ; timer:u2|counter4:u2|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 0.550 ns                ;
; N/A                                     ; 63.52 MHz ( period = 15.742 ns )                    ; loader:u1|load_val[6]                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 0.557 ns                ;
; N/A                                     ; 64.70 MHz ( period = 15.456 ns )                    ; loader:u1|load_val[2]                    ; timer:u2|counter4:u0|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 0.357 ns                ;
; N/A                                     ; 65.00 MHz ( period = 15.384 ns )                    ; loader:u1|load_val[9]                    ; timer:u2|counter4:u2|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 0.357 ns                ;
; N/A                                     ; 65.31 MHz ( period = 15.312 ns )                    ; loader:u1|load_val[3]                    ; timer:u2|counter4:u0|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 0.357 ns                ;
; N/A                                     ; 65.43 MHz ( period = 15.284 ns )                    ; loader:u1|load_val[14]                   ; timer:u2|counter4:u3|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 0.357 ns                ;
; N/A                                     ; 65.89 MHz ( period = 15.176 ns )                    ; loader:u1|load_val[7]                    ; timer:u2|counter4:u1|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 0.357 ns                ;
; N/A                                     ; 65.90 MHz ( period = 15.174 ns )                    ; loader:u1|load_val[5]                    ; timer:u2|counter4:u1|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 0.357 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u1|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.489 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u1|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.489 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u1|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.489 ns                ;