microwave_timer.tan.rpt

来自「该芯片的功能是： ① 有一复位开关」· RPT 代码 · 共 288 行 · 第 1/5 页

; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u1|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.489 ns                ;
; N/A                                     ; 174.79 MHz ( period = 5.721 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u1|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.389 ns                ;
; N/A                                     ; 174.79 MHz ( period = 5.721 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u1|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.389 ns                ;
; N/A                                     ; 174.79 MHz ( period = 5.721 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u1|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.389 ns                ;
; N/A                                     ; 174.79 MHz ( period = 5.721 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u1|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.389 ns                ;
; N/A                                     ; 174.98 MHz ( period = 5.715 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u1|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 174.98 MHz ( period = 5.715 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u1|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 174.98 MHz ( period = 5.715 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u1|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 174.98 MHz ( period = 5.715 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u1|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 175.10 MHz ( period = 5.711 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u0|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.407 ns                ;
; N/A                                     ; 175.10 MHz ( period = 5.711 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u0|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.407 ns                ;
; N/A                                     ; 175.10 MHz ( period = 5.711 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u0|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.407 ns                ;
; N/A                                     ; 175.10 MHz ( period = 5.711 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u0|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.407 ns                ;
; N/A                                     ; 175.93 MHz ( period = 5.684 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u1|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.518 ns                ;
; N/A                                     ; 175.93 MHz ( period = 5.684 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u1|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.518 ns                ;
; N/A                                     ; 175.93 MHz ( period = 5.684 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u1|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.518 ns                ;
; N/A                                     ; 175.93 MHz ( period = 5.684 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u1|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.518 ns                ;
; N/A                                     ; 177.59 MHz ( period = 5.631 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u2|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.327 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u0|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.307 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u0|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.307 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u0|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.307 ns                ;
; N/A                                     ; 178.22 MHz ( period = 5.611 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u0|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.307 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u0|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.301 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u0|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.301 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u0|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.301 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u0|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.301 ns                ;
; N/A                                     ; 178.51 MHz ( period = 5.602 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u2|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.298 ns                ;
; N/A                                     ; 178.51 MHz ( period = 5.602 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u2|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.298 ns                ;
; N/A                                     ; 178.51 MHz ( period = 5.602 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u2|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.298 ns                ;
; N/A                                     ; 178.92 MHz ( period = 5.589 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[0]   ; timer:u2|counter4:u1|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.423 ns                ;
; N/A                                     ; 178.92 MHz ( period = 5.589 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[0]   ; timer:u2|counter4:u1|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.423 ns                ;
; N/A                                     ; 178.92 MHz ( period = 5.589 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[0]   ; timer:u2|counter4:u1|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.423 ns                ;
; N/A                                     ; 178.92 MHz ( period = 5.589 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[0]   ; timer:u2|counter4:u1|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.423 ns                ;
; N/A                                     ; 179.40 MHz ( period = 5.574 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u0|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.436 ns                ;
; N/A                                     ; 179.40 MHz ( period = 5.574 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u0|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.436 ns                ;
; N/A                                     ; 179.40 MHz ( period = 5.574 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u0|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.436 ns                ;
; N/A                                     ; 179.40 MHz ( period = 5.574 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u0|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.436 ns                ;
; N/A                                     ; 179.66 MHz ( period = 5.566 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u3|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 179.66 MHz ( period = 5.566 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u3|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 179.66 MHz ( period = 5.566 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u3|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 179.66 MHz ( period = 5.566 ns )                    ; state_control:u0|current_state.lamp_test ; timer:u2|counter4:u3|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 180.80 MHz ( period = 5.531 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u2|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.227 ns                ;
; N/A                                     ; 181.00 MHz ( period = 5.525 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u2|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.221 ns                ;
; N/A                                     ; 181.32 MHz ( period = 5.515 ns )                    ; timer:u2|counter4:u0|dual_reg4:u3|q[1]   ; timer:u2|counter4:u1|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.321 ns                ;
; N/A                                     ; 181.32 MHz ( period = 5.515 ns )                    ; timer:u2|counter4:u0|dual_reg4:u3|q[1]   ; timer:u2|counter4:u1|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.321 ns                ;
; N/A                                     ; 181.32 MHz ( period = 5.515 ns )                    ; timer:u2|counter4:u0|dual_reg4:u3|q[1]   ; timer:u2|counter4:u1|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.321 ns                ;
; N/A                                     ; 181.32 MHz ( period = 5.515 ns )                    ; timer:u2|counter4:u0|dual_reg4:u3|q[1]   ; timer:u2|counter4:u1|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.321 ns                ;
; N/A                                     ; 181.59 MHz ( period = 5.507 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[3]   ; timer:u2|counter4:u1|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.341 ns                ;
; N/A                                     ; 181.59 MHz ( period = 5.507 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[3]   ; timer:u2|counter4:u1|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.341 ns                ;
; N/A                                     ; 181.59 MHz ( period = 5.507 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[3]   ; timer:u2|counter4:u1|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.341 ns                ;
; N/A                                     ; 181.59 MHz ( period = 5.507 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[3]   ; timer:u2|counter4:u1|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.341 ns                ;
; N/A                                     ; 181.75 MHz ( period = 5.502 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u2|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.198 ns                ;
; N/A                                     ; 181.75 MHz ( period = 5.502 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u2|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.198 ns                ;
; N/A                                     ; 181.75 MHz ( period = 5.502 ns )                    ; state_control:u0|current_state.set_clock ; timer:u2|counter4:u2|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.198 ns                ;
; N/A                                     ; 181.95 MHz ( period = 5.496 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u2|dual_reg4:u3|q[3] ; clk        ; clk      ; None                        ; None                      ; 5.192 ns                ;
; N/A                                     ; 181.95 MHz ( period = 5.496 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u2|dual_reg4:u3|q[2] ; clk        ; clk      ; None                        ; None                      ; 5.192 ns                ;
; N/A                                     ; 181.95 MHz ( period = 5.496 ns )                    ; state_control:u0|current_state.idle      ; timer:u2|counter4:u2|dual_reg4:u3|q[0] ; clk        ; clk      ; None                        ; None                      ; 5.192 ns                ;
; N/A                                     ; 182.02 MHz ( period = 5.494 ns )                    ; timer:u2|counter4:u1|dual_reg4:u3|q[2]   ; timer:u2|counter4:u2|dual_reg4:u3|q[1] ; clk        ; clk      ; None                        ; None                      ; 5.356 ns                ;