📄 inter.pin
字号:
-- Copyright (C) 1991-2004 Altera Corporation
-- Any megafunction design, and related netlist (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only
-- to program PLD devices (but not masked PLD devices) from Altera. Any
-- other use of such megafunction design, netlist, support information,
-- device programming or simulation file, or any other related documentation
-- or information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner. Title to the
-- intellectual property, including patents, copyrights, trademarks, trade
-- secrets, or maskworks, embodied in any such megafunction design, netlist,
-- support information, device programming or simulation file, or any other
-- related documentation or information provided by Altera or a megafunction
-- partner, remains with Altera, the megafunction partner, or their respective
-- licensors. No other licenses, including any licenses needed under any third
-- party's intellectual property, are provided herein.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (3.3V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- NON_MIGRATABLE: This pin cannot be migrated.
---------------------------------------------------------------------------------
Quartus II Version 4.2 Build 156 11/29/2004 SJ Web Edition
CHIP "Inter" ASSIGNED TO AN: EPM3128ATC100-10
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
PB_RS : 1 : input : LVTTL : : : Y
HD7 : 2 : output : LVTTL : : : Y
VCCIO : 3 : power : : 3.3V : :
TDI : 4 : input : LVTTL : : : N
A15 : 5 : input : LVTTL : : : Y
DSP_READY : 6 : output : LVTTL : : : Y
DSP_PS : 7 : input : LVTTL : : : Y
DSP_DS : 8 : input : LVTTL : : : Y
DSP_IS : 9 : input : LVTTL : : : Y
DSP_RW : 10 : input : LVTTL : : : Y
GND : 11 : gnd : : : :
DSP_MSTRB : 12 : input : LVTTL : : : Y
IOSTRB : 13 : input : LVTTL : : : Y
XF : 14 : input : LVTTL : : : Y
TMS : 15 : input : LVTTL : : : N
HOLD : 16 : output : LVTTL : : : Y
BIO : 17 : output : LVTTL : : : Y
VCCIO : 18 : power : : 3.3V : :
FPS_A0 : 19 : output : LVTTL : : : Y
CS_FPS : 20 : output : LVTTL : : : Y
FPS_RD : 21 : output : LVTTL : : : Y
FPS_WR : 22 : output : LVTTL : : : Y
FPS_WAIT : 23 : input : LVTTL : : : Y
FPS_INTR : 24 : input : LVTTL : : : Y
FPS_EXINT : 25 : output : LVTTL : : : Y
GND : 26 : gnd : : : :
BCLKR2 : 27 : output : LVTTL : : : Y
BFSR2 : 28 : output : LVTTL : : : Y
BDR2 : 29 : output : LVTTL : : : Y
BCLKX2 : 30 : input : LVTTL : : : Y
BFSX2 : 31 : input : LVTTL : : : Y
HD0 : 32 : output : LVTTL : : : Y
GND : 33 : gnd : : : :
VCCIO : 34 : power : : 3.3V : :
BDX2 : 35 : input : LVTTL : : : Y
NMI : 36 : output : LVTTL : : : Y
INT1 : 37 : output : LVTTL : : : Y
GND : 38 : gnd : : : :
VCCINT : 39 : power : : 3.3V : :
DSP_Write_INT2 : 40 : output : LVTTL : : : Y
INT3 : 41 : output : LVTTL : : : Y
HD1 : 42 : output : LVTTL : : : Y
GND : 43 : gnd : : : :
FLASH_WR : 44 : output : LVTTL : : : Y
FLASH_A15 : 45 : output : LVTTL : : : Y
FLASH_A17 : 46 : output : LVTTL : : : Y
FLASH_RS : 47 : output : LVTTL : : : Y
FLASH_RY : 48 : input : LVTTL : : : Y
CSROM : 49 : output : LVTTL : : : Y
FLASH_RD : 50 : output : LVTTL : : : Y
VCCIO : 51 : power : : 3.3V : :
FLASH_BYTE : 52 : output : LVTTL : : : Y
GND : 53 : gnd : : : :
FLASH_A16 : 54 : output : LVTTL : : : Y
HD2 : 55 : output : LVTTL : : : Y
HD3 : 56 : output : LVTTL : : : Y
RS : 57 : output : LVTTL : : : Y
DATA_IO[0] : 58 : bidir : LVTTL : : : Y
GND : 59 : gnd : : : :
DATA_IO[1] : 60 : bidir : LVTTL : : : Y
DATA_IO[2] : 61 : bidir : LVTTL : : : Y
TCK : 62 : input : LVTTL : : : N
DATA_IO[3] : 63 : bidir : LVTTL : : : Y
DATA_IO[4] : 64 : bidir : LVTTL : : : Y
GND : 65 : gnd : : : :
VCCIO : 66 : power : : 3.3V : :
DATA_IO[5] : 67 : bidir : LVTTL : : : Y
A16 : 68 : input : LVTTL : : : Y
A17 : 69 : input : LVTTL : : : Y
A18 : 70 : input : LVTTL : : : Y
CSRAM : 71 : output : LVTTL : : : Y
Key_RESET : 72 : input : LVTTL : : : Y
TDO : 73 : output : LVTTL : : : N
GND : 74 : gnd : : : :
Key : 75 : input : LVTTL : : : Y
Key_CLKOUT : 76 : output : LVTTL : : : Y
Key_CS : 77 : output : LVTTL : : : Y
GND : 78 : gnd : : : :
Key_SDAT : 79 : bidir : LVTTL : : : Y
LCD_CS1 : 80 : output : LVTTL : : : Y
LCD_CS2 : 81 : output : LVTTL : : : Y
VCCIO : 82 : power : : 3.3V : :
LCD_E : 83 : output : LVTTL : : : Y
LCD_RS : 84 : output : LVTTL : : : Y
LCD_RW : 85 : output : LVTTL : : : Y
GND : 86 : gnd : : : :
CPLD_TOUT : 87 : input : LVTTL : : : Y
CPLD_OE1 : 88 : input : LVTTL : : : Y
CPLD_GCLRN : 89 : input : LVTTL : : : Y
CPLD_CLKIN : 90 : input : LVTTL : : : Y
VCCINT : 91 : power : : 3.3V : :
A19 : 92 : input : LVTTL : : : Y
A20 : 93 : input : LVTTL : : : Y
DATA_IO[6] : 94 : bidir : LVTTL : : : Y
GND : 95 : gnd : : : :
DATA_IO[7] : 96 : bidir : LVTTL : : : Y
HD4 : 97 : output : LVTTL : : : Y
HD5 : 98 : output : LVTTL : : : Y
A0 : 99 : input : LVTTL : : : Y
HD6 : 100 : output : LVTTL : : : Y
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -