inter.fit.rpt

cpld

+------------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+
; DATA_IO[0] ; 58    ; --       ; 6   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
; DATA_IO[1] ; 60    ; --       ; 6   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
; DATA_IO[2] ; 61    ; --       ; 6   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
; DATA_IO[3] ; 63    ; --       ; 7   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
; DATA_IO[4] ; 64    ; --       ; 7   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
; DATA_IO[5] ; 67    ; --       ; 7   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
; DATA_IO[6] ; 94    ; --       ; 1   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
; DATA_IO[7] ; 96    ; --       ; 1   ; 0                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
; Key_SDAT   ; 79    ; --       ; 8   ; 1                     ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 12         ; --       ; PB_RS          ; input  ; LVTTL        ;         ; Y               ;
; 2        ; 13         ; --       ; HD7            ; output ; LVTTL        ;         ; Y               ;
; 3        ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 4        ; 15         ; --       ; +TDI           ; input  ; LVTTL        ;         ; N               ;
; 5        ; 16         ; --       ; A15            ; input  ; LVTTL        ;         ; Y               ;
; 6        ; 17         ; --       ; DSP_READY      ; output ; LVTTL        ;         ; Y               ;
; 7        ; 18         ; --       ; DSP_PS         ; input  ; LVTTL        ;         ; Y               ;
; 8        ; 19         ; --       ; DSP_DS         ; input  ; LVTTL        ;         ; Y               ;
; 9        ; 20         ; --       ; DSP_IS         ; input  ; LVTTL        ;         ; Y               ;
; 10       ; 21         ; --       ; DSP_RW         ; input  ; LVTTL        ;         ; Y               ;
; 11       ; 22         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 12       ; 23         ; --       ; DSP_MSTRB      ; input  ; LVTTL        ;         ; Y               ;
; 13       ; 24         ; --       ; IOSTRB         ; input  ; LVTTL        ;         ; Y               ;
; 14       ; 25         ; --       ; XF             ; input  ; LVTTL        ;         ; Y               ;
; 15       ; 26         ; --       ; +TMS           ; input  ; LVTTL        ;         ; N               ;
; 16       ; 27         ; --       ; HOLD           ; output ; LVTTL        ;         ; Y               ;
; 17       ; 28         ; --       ; BIO            ; output ; LVTTL        ;         ; Y               ;
; 18       ; 29         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 19       ; 30         ; --       ; FPS_A0         ; output ; LVTTL        ;         ; Y               ;
; 20       ; 31         ; --       ; CS_FPS         ; output ; LVTTL        ;         ; Y               ;
; 21       ; 32         ; --       ; FPS_RD         ; output ; LVTTL        ;         ; Y               ;
; 22       ; 33         ; --       ; FPS_WR         ; output ; LVTTL        ;         ; Y               ;
; 23       ; 34         ; --       ; FPS_WAIT       ; input  ; LVTTL        ;         ; Y               ;
; 24       ; 35         ; --       ; FPS_INTR       ; input  ; LVTTL        ;         ; Y               ;
; 25       ; 36         ; --       ; FPS_EXINT      ; output ; LVTTL        ;         ; Y               ;
; 26       ; 37         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 27       ; 38         ; --       ; BCLKR2         ; output ; LVTTL        ;         ; Y               ;
; 28       ; 39         ; --       ; BFSR2          ; output ; LVTTL        ;         ; Y               ;
; 29       ; 40         ; --       ; BDR2           ; output ; LVTTL        ;         ; Y               ;
; 30       ; 41         ; --       ; BCLKX2         ; input  ; LVTTL        ;         ; Y               ;
; 31       ; 42         ; --       ; BFSX2          ; input  ; LVTTL        ;         ; Y               ;
; 32       ; 43         ; --       ; HD0            ; output ; LVTTL        ;         ; Y               ;
; 33       ; 44         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 34       ; 45         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 35       ; 46         ; --       ; BDX2           ; input  ; LVTTL        ;         ; Y               ;
; 36       ; 47         ; --       ; NMI            ; output ; LVTTL        ;         ; Y               ;
; 37       ; 48         ; --       ; INT1           ; output ; LVTTL        ;         ; Y               ;
; 38       ; 49         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 39       ; 50         ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 40       ; 51         ; --       ; DSP_Write_INT2 ; output ; LVTTL        ;         ; Y               ;
; 41       ; 52         ; --       ; INT3           ; output ; LVTTL        ;         ; Y               ;
; 42       ; 53         ; --       ; HD1            ; output ; LVTTL        ;         ; Y               ;
; 43       ; 54         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 44       ; 55         ; --       ; FLASH_WR       ; output ; LVTTL        ;         ; Y               ;
; 45       ; 56         ; --       ; FLASH_A15      ; output ; LVTTL        ;         ; Y               ;
; 46       ; 57         ; --       ; FLASH_A17      ; output ; LVTTL        ;         ; Y               ;
; 47       ; 58         ; --       ; FLASH_RS       ; output ; LVTTL        ;         ; Y               ;
; 48       ; 59         ; --       ; FLASH_RY       ; input  ; LVTTL        ;         ; Y               ;
; 49       ; 60         ; --       ; CSROM          ; output ; LVTTL        ;         ; Y               ;
; 50       ; 61         ; --       ; FLASH_RD       ; output ; LVTTL        ;         ; Y               ;
; 51       ; 62         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 52       ; 63         ; --       ; FLASH_BYTE     ; output ; LVTTL        ;         ; Y               ;
; 53       ; 64         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 54       ; 65         ; --       ; FLASH_A16      ; output ; LVTTL        ;         ; Y               ;
; 55       ; 66         ; --       ; HD2            ; output ; LVTTL        ;         ; Y               ;
; 56       ; 67         ; --       ; HD3            ; output ; LVTTL        ;         ; Y               ;
; 57       ; 68         ; --       ; RS             ; output ; LVTTL        ;         ; Y               ;
; 58       ; 69         ; --       ; DATA_IO[0]     ; bidir  ; LVTTL        ;         ; Y               ;
; 59       ; 70         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 71         ; --       ; DATA_IO[1]     ; bidir  ; LVTTL        ;         ; Y               ;
; 61       ; 72         ; --       ; DATA_IO[2]     ; bidir  ; LVTTL        ;         ; Y               ;
; 62       ; 73         ; --       ; +TCK           ; input  ; LVTTL        ;         ; N               ;
; 63       ; 74         ; --       ; DATA_IO[3]     ; bidir  ; LVTTL        ;         ; Y               ;
; 64       ; 75         ; --       ; DATA_IO[4]     ; bidir  ; LVTTL        ;         ; Y               ;
; 65       ; 76         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 66       ; 77         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 67       ; 78         ; --       ; DATA_IO[5]     ; bidir  ; LVTTL        ;         ; Y               ;
; 68       ; 79         ; --       ; A16            ; input  ; LVTTL        ;         ; Y               ;
; 69       ; 80         ; --       ; A17            ; input  ; LVTTL        ;         ; Y               ;
; 70       ; 81         ; --       ; A18            ; input  ; LVTTL        ;         ; Y               ;
; 71       ; 82         ; --       ; CSRAM          ; output ; LVTTL        ;         ; Y               ;
; 72       ; 83         ; --       ; Key_RESET      ; input  ; LVTTL        ;         ; Y               ;
; 73       ; 84         ; --       ; *TDO           ; output ; LVTTL        ;         ; N               ;
; 74       ; 85         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 75       ; 86         ; --       ; Key            ; input  ; LVTTL        ;         ; Y               ;
; 76       ; 87         ; --       ; Key_CLKOUT     ; output ; LVTTL        ;         ; Y               ;
; 77       ; 88         ; --       ; Key_CS         ; output ; LVTTL        ;         ; Y               ;
; 78       ; 89         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 79       ; 90         ; --       ; Key_SDAT       ; bidir  ; LVTTL        ;         ; Y               ;
; 80       ; 91         ; --       ; LCD_CS1        ; output ; LVTTL        ;         ; Y               ;
; 81       ; 92         ; --       ; LCD_CS2        ; output ; LVTTL        ;         ; Y               ;
; 82       ; 93         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 83       ; 94         ; --       ; LCD_E          ; output ; LVTTL        ;         ; Y               ;
; 84       ; 95         ; --       ; LCD_RS         ; output ; LVTTL        ;         ; Y               ;
; 85       ; 96         ; --       ; LCD_RW         ; output ; LVTTL        ;         ; Y               ;
; 86       ; 97         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 87       ; 98         ; --       ; CPLD_TOUT      ; input  ; LVTTL        ;         ; Y               ;
; 88       ; 99         ; --       ; CPLD_OE1       ; input  ; LVTTL        ;         ; Y               ;
; 89       ; 0          ; --       ; CPLD_GCLRN     ; input  ; LVTTL        ;         ; Y               ;
; 90       ; 1          ; --       ; CPLD_CLKIN     ; input  ; LVTTL        ;         ; Y               ;
; 91       ; 2          ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 92       ; 3          ; --       ; A19            ; input  ; LVTTL        ;         ; Y               ;
; 93       ; 4          ; --       ; A20            ; input  ; LVTTL        ;         ; Y               ;
; 94       ; 5          ; --       ; DATA_IO[6]     ; bidir  ; LVTTL        ;         ; Y               ;