inter.naf

一个UART的FPGA core

clk  i
csn  i
we  i
addr[4]  i
addr[3]  i
addr[2]  i
addr[1]  i
addr[0]  i
data[7]  i
data[6]  i
data[5]  i
data[4]  i
data[3]  i
data[2]  i
data[1]  i
data[0]  i
AE0  i
AF0  i
EF0  i
AE1  i
AF1  i
EF1  i
AE2  i
AF2  i
EF2  i
AE3  i
AF3  i
EF3  i
AF4  i
FF4  i
AF5  i
FF5  i
AF6  i
FF6  i
AF7  i
FF7  i
inter_mask  i
inter  o